KR970010682B1 - 3개의 마스크를 이용한 트랜지스터 구조 - Google Patents
3개의 마스크를 이용한 트랜지스터 구조 Download PDFInfo
- Publication number
- KR970010682B1 KR970010682B1 KR1019890020531A KR890020531A KR970010682B1 KR 970010682 B1 KR970010682 B1 KR 970010682B1 KR 1019890020531 A KR1019890020531 A KR 1019890020531A KR 890020531 A KR890020531 A KR 890020531A KR 970010682 B1 KR970010682 B1 KR 970010682B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- masks
- thin film
- drain
- ito
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000011521 glass Substances 0.000 claims abstract description 5
- 239000010409 thin film Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 2
- 238000009751 slip forming Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
내용 없음
Description
제1도는 종래의 TFT 단면도
제2도는 본 발명의 TFT 단면도
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : 1TO 게이트 전극
3 : ITO 화소전극 4 : 그룹(Cr) 게이트전극
5,10 : 절연층 6 : 반도체막
7 : n형 반도체막 8 : 소오스전극
9 : 드레인전극
본 발명은 액티브 매트릭스(Active Matrix)용 패턴에 사용되는 박막트랜지스터의 구조에 관한 것으로, 특히 트랜지스터의 소오스와 드레인 및 화소전극 모두를 ITO(Indium Tin Oxide) 전극으로 사용하며 3개의 마스크를 이용한 트랜지스터 구조에 관한 것이다.
일반적으로 박막 트랜지스터를 이용한 액티브 매트릭스 액정 표시소자(LCD)는 저소비 전력구동, 박형, 경량 및 고품질의 화질을 실현할 수 있다는 장점이 있어 TV 및 OA용 화면 표시소자로써 널리 사용되어 있다.
제1도는 종래의 박막트랜지스터(TFT형)의 일례의 단면도를 표시한 것이다. 이 TFT의 제조방법을 간단히 설명하면, 유리기판(1)상에 ITO 화소전극(3)을 형성하고 게이트 전극(4)을 형성하고, 그 위에 절연막(5, 10) 및 진성반도체막(6) 및 N형층(7)을 형성하고, 그 후에 Cr층, A1층 등의 전극용 금속을 퇴적하고, 이것을 가공해서 소오스(8) 및 드레인(9)의 각 전극을 형성한다. 이와같이 형성한 패턴을 마스크해서 n층을 드라이 에칭한다. 이와 같이 해서 만들어진 TFT는, 인핸스먼트형 FET이고, 드레인 전류의 온,오프비가 6자릿수에 달하는 것이다. 오프 전류도 5pA(게이트폭 300μ, 게이트길이 10μ)로 낮고, 액정구동용으로는 극히 적당한 것이다. 그러나, 실리콘의 이동도가 낮기 때문에, 이 TFT의 스위칭 시간은 10μs 정도로 낮고, 이것을 액정표시의 매트릭스 구동용 스위치 소자로 사용할 경우 점순차 동작은 곤란하다. 따라서 선순차에 의해 매트릭스 구동을 행하고 있다.
여기서 말하는 점순차 동작이라는 것을 매트릭스의 각교점의 스위치를 1점씩 스위치 온해서 1화소씩 신호를 가하는 방법이고, 총화소수분의 1로 주사가 필요한 것이므로 스피드가 빠르다. 선순차 동작이라는 것은 스위치를 1개의 선단위로 스위치 온시키는 신호를 가하는 시간이 가로방향의 화소수만큼 점순차 보다 많아진다. 또 이 TFT는 계면특성이 미묘한 영향을 미치게 하여, 동작중 경사변화를 일으키는 것이 판명되고 있다 즉, 드레인 전류를 흐르게 하면, 스레소울드 전압(Vt)의 변동이 관측되고, 오프전류가 증대한다. 이것을 게이트절연막에 전하가 주입되고, 여기에 낙하되어서 반고정 전하를 일으키기 때문이라고 생각되어 진다.
그러나 이와 같은 종래의 액티브 매트릭스 액정 표시소자용 박막 트랜지스터(TFT)는 그 제조시 여러가지 패턴을 형성해야 되기 때문에 많은 사진식각 공정을 수행해야 되므로 생산수율이 낮아진다는 문제점과 또한 박막 트랜지스터 제조시 10여개 정도의 마스크 수가 필요하여 제조공정수도 10여 공정이 소요되므로 제조원가가 상승되는 문제점이 있다.
따라서 본 발명은 상기한 문제점을 해결하기 위하여 창안한 것인바, 박막 트랜지스터를 제조하는데 3개의 마스크를 제조하여 제조 공정수를 줄이고, 트랜지스터의 소오스와 드레인 및 화소전극을 모두 ITO 전극으로 사용함으로서 개구율을 향상시킴은 물론 제조수율도 높이고 제조원가도 절감하는데 그 목적이 있다.
상기한 본 발명의 목적을 실현하기 위한 기술적 수단으로는 액티브 매트릭스 액정 표시소자용 박막 트랜지스터의 소오스와 드레인 및 화소전극이 모두 ITO 전극으로 구성하되, 이 ITO의 n형 실리콘 박막위에 5000Å 증착해서 트랜지스터의 소오스전극과 드레인전극을 형성한다.
이하 첨부된 도면에 의하여 본 발명을 상세히 설명한다.
제2도는 본 발명의 3개의 마스크를 이용한 트랜지스터의 단면도로서, 유리기판(21)위에 크롬(24)을 코팅하고, 마스크(#1)를 사용하여 게이트 전극의 패턴을 형성하고 그 위에 게이트 절연층(25)을 형성한다. 게이트 절연층(25)증착후 두번째 마스크(#2)를 사용하여 화소전극부(액티브에리어) 외부의 게이트 절연층을 드라이 에칭에 의하여 제거시켜 크롬 게이트선의 연장부를 노출시킨다. 이는 구동회로 연결을 위한 리드(Lead)선으로 사용된다. 이후 게이트절연층(25) 위에 1000Å의 진성 반도체막(26)과 500Å의 N형 반도체막(27)을 증착하고 마지막으로 5000Å 투명도전막 ITO를 증착한다.
여기서, 세번째 마스크(#3)를 사용해서 소오스 전극과 드레인 +화소전극을 형성한다. N형 반도체막의 에칭시에는 N형 반도체위에 패턴형성된 ITO층을 마스크로 사용, 에칭해낸다.
이렇게 해서 3개의 마스크에 의한 박막트랜지스터의 제작이 끝난다.
이상에서 설명한 바와 같이 본 발명은 TFT때널 제조시 통상 10개 이상의 마스크가 필요한데 이를 3개의 마스크(#1: 게이트전극 패턴용 #2 : 구동회로 연결부의 게이트 절연층 제거용 #3 : 소오스전극과 드레인/화소전극 패턴용)로 축소시킴으로써 제조공정수가 줄어들어 제조 원가를 절감할 수 있는 효과와, 트랜지스터의 소오스와 드레인 및 화소전극 모두를 ITO 전극을 사용함으로써 개구율을 향상시킬 수 있는 장점이 있는 것이다.
Claims (2)
- 유리기판(21)에 크롬전극(24)이 형성된 것에 있어서, 상기 크롬전극(24)위에 절연층(25)과 반도체 실리콘 박막(26)이 형성되고, 그 위에 n형 실리콘 박막(27)이 연속 형성되며, 상기 박막(27)위에 ITO를 증착해서 트랜지스터의 소오스전극(28)과 드레인/화소전극(29)(23)이 형성된 것을 특징으로 하는 3개의 마스크를 이용한 트렌지스터 구조.
- 제1항에 있어서, TFT의 소오스전극(28)과 드레인전극(29) 및 화소전극(23)의 두께는 5000Å을 증착해서 형성한 것을 특징으로 하는 3개의 마스크를 이용한 트랜지스터 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890020531A KR970010682B1 (ko) | 1989-12-30 | 1989-12-30 | 3개의 마스크를 이용한 트랜지스터 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890020531A KR970010682B1 (ko) | 1989-12-30 | 1989-12-30 | 3개의 마스크를 이용한 트랜지스터 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013559A KR910013559A (ko) | 1991-08-08 |
| KR970010682B1 true KR970010682B1 (ko) | 1997-06-30 |
Family
ID=19294578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890020531A KR970010682B1 (ko) | 1989-12-30 | 1989-12-30 | 3개의 마스크를 이용한 트랜지스터 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970010682B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101374959B1 (ko) * | 2006-11-28 | 2014-03-14 | 엘지디스플레이 주식회사 | 표시기판 및 이의 제조 방법 |
-
1989
- 1989-12-30 KR KR1019890020531A patent/KR970010682B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013559A (ko) | 1991-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0133845B1 (ko) | 반도체장치와 그를 사용한 전기광학장치 | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| KR920005512B1 (ko) | 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR20010015187A (ko) | 박막 트랜지스터 어레이 및 그 제조 방법 | |
| US20020182833A1 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| KR101013715B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR970010774B1 (ko) | 액정표시장치용 박막트랜지스터 및 이의 결함제거방법 | |
| KR970010682B1 (ko) | 3개의 마스크를 이용한 트랜지스터 구조 | |
| KR920008675Y1 (ko) | 평판 디스플레이용 박막 트랜지스터 | |
| KR100551725B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| US6057182A (en) | Hydrogenation of polysilicon thin film transistors | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100243813B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR0151275B1 (ko) | 액정표시소자용 박막트랜지스터 패널 제조방법 | |
| KR100186557B1 (ko) | 티에프티-엘씨디 제조방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100692672B1 (ko) | 액정 표시 소자의 제조방법 | |
| KR920006192B1 (ko) | 평판 디스플레이용 박막 트랜지스터 | |
| KR20040045113A (ko) | 액정표시장치 및 그 제조 방법 | |
| KR910002194B1 (ko) | 액티브 매트릭스 액정표시소자 | |
| KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 | |
| KR920006195B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| JPS63119256A (ja) | アクテイブマトリクス基板の製造方法 | |
| KR0142768B1 (ko) | 액정표시소자의 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071127 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |