KR970009453B1 - Method and apparatus for display of outline of character - Google Patents

Method and apparatus for display of outline of character Download PDF

Info

Publication number
KR970009453B1
KR970009453B1 KR1019940004471A KR19940004471A KR970009453B1 KR 970009453 B1 KR970009453 B1 KR 970009453B1 KR 1019940004471 A KR1019940004471 A KR 1019940004471A KR 19940004471 A KR19940004471 A KR 19940004471A KR 970009453 B1 KR970009453 B1 KR 970009453B1
Authority
KR
South Korea
Prior art keywords
data
pixel
character
signal
outputting
Prior art date
Application number
KR1019940004471A
Other languages
Korean (ko)
Other versions
KR950028413A (en
Inventor
정기주
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019940004471A priority Critical patent/KR970009453B1/en
Publication of KR950028413A publication Critical patent/KR950028413A/en
Application granted granted Critical
Publication of KR970009453B1 publication Critical patent/KR970009453B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Abstract

A character outline display apparatus easily embodies a character outline by using a few shift registers on behalf of frame buffer, and relates to a on-screen display apparatus. The character outline display apparatus includes: a pulse generator for generating a short pulse generator for generating a short pulse according to an external input horizontal synchronous signal; a data reader for reading a character data from a font-ROM, and serially outputting the read character data according to a pixel clock; a clear signal generator for generating a short pulse at every edge of the pixel clock(CHAR-CLK), and outputting it as a reset signal; and a data delay part for delaying a pixel data from the data reader for a predetermined time; and an outline reader for performing a logical operation about the original pixel data and the delayed pixel data, and outputting the result signal as an outline determination signal.

Description

문자윤곽 표시장치 및 그 방법Character outline display device and method

제1도는 실제 화면상에 디스플레이 되는 문자 및 윤곽 상태도.1 is a text and contour state diagram displayed on the actual screen.

제2도는 종래 문자에 윤곽선 정보가 포함된 경우의 폰트 구성도.2 is a font configuration diagram when contour information is included in a conventional character.

제3도는 종래 문자에 윤곽선 정보가 없을 경우의 폰트 구성도.3 is a font configuration diagram when the conventional character does not have outline information.

제4도는 본 발명의 문자윤곽 표시장치 구성도.4 is a block diagram of a character outline display device according to the present invention;

제5도는 제4도의 쉬프트 레지스터부 상세 구성도.5 is a detailed configuration diagram of the shift register unit shown in FIG.

제7도는 제6도의 동작 타이밍도.7 is an operation timing diagram of FIG.

제8도는 윤곽선을 갖는 화소와 그 주변화소의 구성도.8 is a configuration diagram of pixels having outlines and neighboring pixels thereof.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 펄스 발생수단 200 : 데이터 판독수단10: pulse generating means 200: data reading means

300 : 클리어 신호 발생수단 400 : 데이터 지연수단300: clear signal generating means 400: data delay means

500 : 윤곽선 판단수단500: contour determination means

본 발명은 온 스크린 디스플레이 장치에 관한 것으로, 특히 프레임 버퍼 대용으로 소수의 쉬프트 레지스터를 이용하여 문자의 윤곽선을 보다 용이하게 구현토록 한 문자윤곽 표시장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an on-screen display device, and more particularly, to a character outline display device and a method for easily implementing an outline of a character by using a few shift registers instead of a frame buffer.

종래의 온 스크린상에 문자를 디스플레이 함에 있어 문자를 보다 선명하게 보이게 하기 위해 문자윤곽선을 구현하는 방법은 크게 2가지가 있다.In displaying characters on a conventional on-screen, there are two methods for implementing character outlines in order to make characters appear more clearly.

첫 번째는 문자 자체에 윤곽선에 대한 정보를 갖고 있는 방법이고, 두 번째는 프레임 버퍼를 이용하여 한 화면에 디스플레이 될 문자에 대한 폰트 데이터를 모두 읽어들인 후 이를 전체적으로 처리하여 화면에 출력하는 방법이다.The first method is to have information on the outlines of the characters themselves. The second method is to read all the font data for the characters to be displayed on one screen using the frame buffer and process them as a whole and output them to the screen.

상기한 두가지 방법을 좀더 상세하게 설명하면 다음과 같다.The above two methods will be described in more detail as follows.

먼저 첫번째인 문자 자체에 윤곽선에 대한 정보를 갖고 있는 방법의 경우에는 폰트 데이터에 배경부분과 문자부분외에 윤곽선에 대한 정보가 추가로 필요하다.First, in the case of the method of having the information on the contour in the first character itself, in addition to the background part and the character part, font information needs additional information.

디지털 신호의 각 비트는 Φ 또는 1의 두가지 값만을 가질 수 있으므로 문자를 표현하기 위해서는 화소당 최소한 2비트 이상의 데이터가 필요하다.Since each bit of the digital signal can have only two values of Φ or 1, at least 2 bits of data per pixel are required to represent a character.

예를들어 ㄱ을 디스플레이 하는 경우에 실제 화면에 문자가 디스플레이 되는 형태는 제1도에 도시된 바와 같다.For example, when the letter a is displayed, the text is displayed on the screen as shown in FIG. 1.

이때 윤곽선 정보를 포함한 폰트의 구성은 제2도와 같은 형태이다.At this time, the configuration of the font including the contour information is as shown in FIG.

여기서 ΦΦ데이타는 배경 부분이고, Φ1데이타는 문자부분이고, 11데이타는 윤곽선 부분 데이터다.Where ΦΦ data is the background part, Φ1 data is the character part, and 11 data is the contour part data.

다음은 두번째인 프레임 버퍼를 이용하여 윤곽선을 구현하는 방법의 경우로서 폰트 데이터 자체가 윤곽선에 대한 정보가 없다.The following is a second method of implementing outlines using the frame buffer, and the font data itself has no information about the outline.

프레임 버퍼로 읽어들인 폰트 데이터를 특정한 알고리즘(Algorithm)에 의해 하드웨어나 소프트웨어적으로 처리하여 윤곽선을 구현한다.The font data read into the frame buffer is processed by hardware or software by a specific algorithm to implement the outline.

이때의 폰트 데이터는 제3도와 같이 구성되며 각 화소당 1비트 데이터만으로 문자를 표현할 수 있다.In this case, the font data is configured as shown in FIG. 3 and the characters can be expressed using only 1 bit data per pixel.

특히 디지털 신호 처리 프로세서(DSP) 또는 마이크로-프로세서를 사용하여 OSD를 구현하고자 할 때 이 두번째 방법을 많이 사용한다.This second method is often used, especially when the OSD is to be implemented using a digital signal processing processor (DSP) or a micro-processor.

그러나 이러한 종래의 문자 윤곽선 표시방법은 첫번째인 글자 자체적으로 윤곽선에 대한 정보를 갖는 경우에는 폰트 데이터에 대한 부가적인 프로세싱이 필요없이 직접화면에 디스플레이 함으로써 구현하기가 용이하다는 장점이 있는 반면, 폰트 데이터가 화소(pixel)당 2비트 이상이 필요하므로 타 방법에 비해 2배 이상의 폰트 메모리 용량을 필요로 하게 되는 단점이 있다.However, this conventional character outline display method has the advantage that it is easy to implement by directly displaying on the screen without additional processing on the font data when the first character itself has information on the outline, while the font data is Since more than 2 bits are required per pixel, there is a disadvantage that more than twice as much font memory capacity as other methods is required.

또한 두 번째 방법인 프레임 버퍼를 이용하여 윤곽선을 구현하는 경우에는 프레임 버퍼를 이용하여 폰트 데이터를 특정한 알고리즘에 의해 하드웨어나 소프트웨어적으로 처리하여 윤곽선을 구현하기에 폰트 메모리의 용량을 감소시킬 수 있다는 장점이 있는 반면, 한번에 디스플레이 될 데이터를 일괄적으로 프레임 버퍼로 읽어들여야 하므로 한번에 디스플레이 될 문자의 개수가 많으면 많을수록 필요한 프레임 버퍼의 용량도 증가하게 된다.In addition, in the case of implementing the outline using the frame buffer which is the second method, the font memory can be reduced in hardware or software by using a specific algorithm to reduce the size of the font memory to implement the outline. On the other hand, since the data to be displayed at a time must be read into the frame buffer collectively, the larger the number of characters to be displayed at a time, the larger the capacity of the required frame buffer is.

따라서 폰트 데이터의 경우는 보통 롬에 저장하지만 프레임 버퍼로는 가격이 비싼 램을 사용하므로 한번에 디스플레이 되는 문자의 갯수에 제한을 둘 수 밖에 없는 단점이 있었다.Therefore, the font data is usually stored in the ROM, but the expensive RAM is used as the frame buffer, which limits the number of characters displayed at a time.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 이러한 본 발명의 목적은 소수의 쉬프트 레지스터를 이용하여 문자의 윤곽선을 보다 용이하게 구현하도록 문자윤곽 표시장치 및 그 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a character outline display device and a method thereof to more easily implement the outline of a character using a few shift registers.

이러한 본 발명의 목적은 외부로부터 입력되는 수평동기신호에 따라 쇼트펄스를 발생하는 펄스발생수단과, 상기 펄스발생수단에서 출력된 신호에 따라 리세트되고, 폰트롬으로부터 문자 데이터를 판독하고 그 판단한 문자데이타를 화소클럭에 따라 직렬로 출력하는 데이터 판독수단과, 상기 화소클럭(CHAR-CLK)의 각 에지마다 쇼트펄스를 발생시켜 리세트 신호로써 출력하는 클리어 신호 발생수단과, 상기 클리어 신호 발생수단으로부터 발생된 신호에 따라 리세트되고, 상기 데이터 판독수단에서 출력되는 화소데이타를 소정시간 지연시켜 출력하는 데이터 지연수단과, 상기 데이터 지연수단 및 데이터 판독수단에서 각각 얻어진 원래의 화소데이타와 소정시간 지연된 화소데이타를 논리하여 그 결과신호를 윤곽선 판단신호로 출력하는 윤곽선 판독수단을 구성함으로써 달성된다.The object of the present invention is a pulse generating means for generating a short pulse in accordance with a horizontal synchronous signal input from the outside, and reset according to the signal output from the pulse generating means, the character data read from the font ROM and the character determined Data reading means for outputting data serially in accordance with the pixel clock, clear signal generating means for generating a short pulse at each edge of the pixel clock CHAR-CLK and outputting it as a reset signal, and from the clear signal generating means. A data delay unit reset according to the generated signal and delaying the pixel data outputted from the data reading means for a predetermined time, and outputting the original pixel data obtained by the data delaying means and the data reading means, respectively, and a predetermined time delayed pixel. Number of contour reads that logic the data and output the resulting signal as a contour determination signal By configuring it is accomplished.

본 발명의 또 다른 목적은 화소단위의 조합으로 형성되어 디스플레이 장치상에 디스플레이 되는 문자의 윤곽선을 구현하는 방법에 있어서, 폰트롬으로부터 판독한 화소가 문자를 표현하는 부분인가를 판단하는 단계와, 상기 판독한 해당 화소가 문자부분이 아닌 경우 해당 화소를 포위하는 3∼7개의 화소에 문자부분에 해당하는 화소가 포함되어 있는가를 검출하는 단계와, 상기 3∼7개의 화소중 문자부분에 해당하는 화소가 포함되어 있는 경우에는 해당 중앙 화소를 윤곽선 부분으로 결정하는 단계를 수행시킴으로써 달성되어지는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.It is still another object of the present invention to provide a method for implementing outlines of characters displayed on a display device by forming a combination of pixel units, and determining whether the pixels read from the font ROM represent a portion representing the characters; If the read pixel is not the character portion, detecting whether the pixel corresponding to the character portion is included in the 3 to 7 pixels surrounding the pixel, and if the pixel corresponding to the character portion of the 3 to 7 pixels is If it is included is achieved by performing the step of determining the center pixel as an outline portion, it will be described in detail below with reference to the accompanying drawings of the present invention.

제4도는 본 발명의 문자윤곽 표시장치 구성도로서, 이에 도시한 바와 같이 외부로부터 입력되는 수평동기신호(Hsync)에 따라 쇼트펄스를 발생하는 펄스발생수단(100)과, 상기 펄스발생수단(100)에서 출력된 신호에 따라 리세트되고, 폰트롬(도면에는 미도시)으로부터 문자 데이터를 판독하고 그 판독한 문자데이타를 화소클럭에 따라 직렬로 출력하는 데이터 판독수단(200)과, 상기 화소클럭(CHAR-CLK)의 각 에지마다 쇼트펄스를 발생시켜 리세트 신호로써 출력하는 클리어 신호 발생수단(300)과, 상기 클리어 신호 발생수단(300)으로부터 발생된 신호에 따라 리세트되고, 상기 데이터 판독수단(200)에서는 출력되는 화소데이타를 소정시간 지연시켜 출력하는 데이터 지연수단(400)과, 상기 데이터 지연수단(400) 및 데이터 판독수단(200)에서 각각 얻어진 원래의 화소데이타와 소정시간 지연된 화소데이타를 논리하여 그 결과신호를 윤곽선 판단신호로 출력하는 윤곽선 판단수단(500)으로 구성한다.4 is a configuration diagram of the character outline display device according to the present invention. As shown in FIG. 4, the pulse generating means 100 and the pulse generating means 100 generating short pulses according to the horizontal synchronization signal Hsync input from the outside. A data reading means (200) which is reset in accordance with the signal outputted from the < RTI ID = 0.0 >), and reads character data from a fontrom (not shown) and outputs the read character data in series according to the pixel clock. Clear signal generating means 300 for generating a short pulse at each edge of the CHAR-CLK and outputting it as a reset signal, and reset according to the signal generated from the clear signal generating means 300, and reading the data. The means 200 includes data delay means 400 for delaying the output pixel data by a predetermined time and outputting the original pixel data obtained by the data delay means 400 and the data reading means 200, respectively. And the contour determining means 500 for outputting the resultant signal as the contour determination signal by logically synthesizing the pixel data with a predetermined time delay.

상기에서 데이터 판독수단(200)은 폰트롬으로부터 문자 데이터를 판독하고 화소클럭에 따라 그 판독한 데이터를 직렬로 출력하는 제1 내지 제3쉬프트 레지스터(201∼203)로 구성하며, 하나의 쉬프트 레지스터부(201)는 제1, 제2 32비트 쉬프트 레지스터(201a)(201b), 상기 제1, 제2쉬프트 레지스터(201a)(201b)의 출력을 가산하여 출력하는 가산기(201c)로 구성한다.The data reading means 200 comprises first to third shift registers 201 to 203 for reading character data from the font ROM and outputting the read data serially in accordance with the pixel clock, and one shift register. The unit 201 includes an adder 201c which adds and outputs outputs of the first and second 32-bit shift registers 201a and 201b and the first and second shift registers 201a and 201b.

또한, 클리어 신호 발생수단(300)은 입력되는 문자판독클럭의 각 에지마다 쇼트펄스를 발생하는 제1, 제2펄스 발생기(301)(302)와, 상기 제2펄스 발생기(302)로부터 발생된 펄스의 위상을 반전시키는 인버터(303)와, 상기 인버터(303)의 출력과 제1펄스 발생기(302)로부터 출력된 신호와를 논리곱하여 그 결과신호를 리세트 신호로 발생하는 앤드게이트(304)로 구성한다.In addition, the clear signal generating means 300 is generated from the first and second pulse generators 301 and 302 for generating short pulses at each edge of the input character readout clock, and from the second pulse generator 302. An inverter 303 for inverting the phase of a pulse, and an AND gate 304 for generating an AND signal as a reset signal by multiplying the output of the inverter 303 with the signal output from the first pulse generator 302. It consists of.

아울러 데이터 지연수단(400)은 상기 데이터 판독수단(200)내의 제1 내지 제3쉬프트 레지스터부(201∼203)에서 각각 출력된 화소데이타를 지연시켜 출력하는 제1데이터 지연부(401)와, 상기 제1데이터 지연부(401)에서 출력된 화소데이타를 소정시간 지연시켜 출력하는 제2데이터 지연부(402)로 구성한다.In addition, the data delay means 400 includes a first data delay unit 401 for delaying and outputting pixel data respectively output from the first to third shift registers 201 to 203 in the data reading means 200; The second data delay unit 402 outputs the pixel data output from the first data delay unit 401 by delaying a predetermined time.

그리고 윤곽선 판단수단(500)은 상기 데이터 판독수단(200)에서 출력된 원래의 화소데이타와 상기 데이터 지연수단(400)에서 소정시간 지연된 화소데이타를 노아링하여 출력하는 제1노아게이트(501)와, 상기 제1노아게이트(501)의 출력신호와 상기 제1데이터 지연부(401)내의 제2플립플롭(401b)에서 출력된 신호와를 논리하여 그 결과신호를 윤곽선 판단신호로 출력하는 제2노아게이트(402b)로 구성한다.In addition, the contour determination means 500 may include a first noar gate 501 for outputting the original pixel data output from the data reading means 200 and the pixel data delayed by the data delay means 400 by a predetermined time. And a second output logic of the output signal of the first NOR gate 501 and the signal output from the second flip-flop 401b in the first data delay unit 401 and outputting the resultant signal as a contour determination signal. It consists of the noah gate 402b.

이하 본 발명의 작용, 효과를 상세히 살명하면 다음과 같다.Hereinafter, the action and effect of the present invention will be described in detail.

먼저 펄스발생수단(100)은 외부로부터 얻어진 수평동기신호(Hsync)를 입력받아 데이타 판독수단(200)을 리세트시키는 원 쇼트 클리어 펄스를 발생하여 데이타 판독수단(200)내의 쉬프트 레지스터를 32화소단위로 리세트시킴과 아울러 FCLK/4펄스를 발생시켜 데이터 지연수단(400)내의 플립플롭의 동작클럭으로 입력한다.First, the pulse generating means 100 receives the horizontal synchronization signal Hsync obtained from the outside and generates a one-short clear pulse for resetting the data reading means 200 to convert the shift register in the data reading means 200 into 32 pixel units. In addition to the reset, the FCLK / 4 pulses are generated and input to the operation clock of the flip-flop in the data delay means 400.

이에 따라 데이타 판독수단(200)내의 제1 내지 제3쉬프트 레지스터(201∼203)는 상기한 원 쇼트 클리어 펄스에 따라 제어되어 제5도의 (c) 내지 (n)와 같은 타이밍으로 폰트롬(도면에는 미도시)으로부터 문자 데이터를 판독한다.Accordingly, the first to third shift registers 201 to 203 in the data reading means 200 are controlled in accordance with the one short clear pulse as described above, and at the same timing as in FIGS. Character data is read from the (not shown).

그리고 그 판독한 데이터가 스크린에 표시되도록 제7도의 (a)와 같은 화소클럭(Pixel clk)에 따라 직렬로 출력시킨다.Then, the read data is displayed in series in accordance with the pixel clock (Pixel clk) as shown in FIG.

여기서 화소 데이터를 직렬로 출력하는 것은 티브이 모니터가 영상을 출력하는 방법이 주사선을 이용하여 화면을 주사하기 때문이다.The pixel data is output in series because the TV monitor outputs an image by scanning a screen using a scan line.

한편, 데이타 판독수단(200)은 데이터를 판독하고 출력하는 동작을 제7도의 (b)에 도시한 바와 같이 32 Pixel clk를 주기로 반복하게 되는데, 이때 데이타 판독수단(200)내의 쉬프트 레지스터가 폰트롬으로부터 데이터를 판독하는 동안에는 화소데이타의 출력이 불가능하므로 본 발명에서는 제6도에 도시된 바와 같이 하나의 쉬프트 레지스터부(일예로 제1쉬프트 레지스터부 : 201)에 32비트 쉬프트 레지스터를 2개를 사용하여 데이터 로드와 출력을 연속적으로 행하도록 하였다.On the other hand, the data reading means 200 repeats the operation of reading and outputting data at intervals of 32 Pixel clk as shown in FIG. 7B, wherein the shift register in the data reading means 200 is a font ROM. Since pixel data cannot be output while reading data from the present invention, two 32-bit shift registers are used in one shift register unit (for example, the first shift register unit 201) as shown in FIG. To load and output data continuously.

그리고 그 2개의 32비트 쉬프트 레지스터(201a)(201b)의 출력을 가신기(201c)로 가산을 하여 출력을 행하게 된다.The outputs of the two 32-bit shift registers 201a and 201b are added to the trailing device 201c to perform the output.

이러한 기능을 수행하는 데이타 판독수단(200)내의 쉬프트 레지스터의 동작을 좀더 상세히 설명하면 다음과 같다.The operation of the shift register in the data reading means 200 which performs this function will be described in more detail as follows.

폰트롬으로부터 판독한 화소가 윤곽선인지 아닌지를 결정하는데는 해당화소가 속한 행의 데이터만으로는 불가능하다.It is impossible to determine whether the pixel read out from the font ROM is an outline or not only by the data of the row to which the pixel belongs.

그리고 각 행은 4byte의 데이터로 이루어진다.Each row consists of 4 bytes of data.

따라서 해당화소가 속한 행의 바로 윗행과 아래행의 데이터를 모두 참조하여야 한다.Therefore, you must refer to both the data immediately above and below the row to which the pixel belongs.

제8도는 화소 P와 그 주위의(윗행 그리고 아래행) 인접화소들을 표시하였다.8 shows the pixel P and its neighboring pixels (up and down).

이와 같이 폰트롬으로부터 해당화소가 속한 행, 그리고 그 행의 윗행과 아래행의 화소데이터를 프레임 버퍼(Frame buffer)를 사용하지 않고 각 문자마다 그때 그때 폰트 데이터를 읽어야 하므로 각 문자마다 12번씩 폰트롬을 읽어야 한다.In this way, the font data belonging to the corresponding pixel from the fontrom, and the upper and lower rows of the pixel must read the font data for each character at that time without using a frame buffer. Should read

따라서 쉬프트 레지스터를 2개씩 3쌍으로하여 총 6개의 쉬프트 레지스터로 상기한 해당화소가 속한 행, 그리고 그 행의 윗행과 아래행의 화소데이터를 용이하게 판독할 수 있다.Therefore, by shifting the shift register into three pairs of two, a total of six shift registers can easily read the row to which the corresponding pixel belongs, and the pixel data of the upper row and the lower row of the row.

일예로써, 제1쉬프트 레지스터부(201)는 폰트롬의 첫번째 라인의 4byte(ROMD-LCH1∼ROMD-LCH4)의 폰트데이터를 읽게되며, 제2쉬프트 레지스터부(202)는 폰트롬의 두번째 라인의 4byte(ROMD-LCH5∼ROMD-LCH8)의 폰트 데이터를 읽게되고, 그리고 제3쉬프트 레지스터부(203)는 폰트롬의 세번째 라인의 4byte(ROMD-LCH9∼ROMD-LCH12)의 폰트 데이터를 읽게 되는 것이다.For example, the first shift register unit 201 reads font data of 4 bytes (ROMD-LCH1 to ROMD-LCH4) of the first line of the font ROM, and the second shift register unit 202 reads the font data of the second line of the font ROM. Font data of 4 bytes (ROMD-LCH5 to ROMD-LCH8) is read, and the third shift register unit 203 reads font data of 4 bytes (ROMD-LCH9 to ROMD-LCH12) of the third line of the font ROM. .

이와 같이 제1 내지 제3쉬프트 레지스터부(200∼203)로부터 각각 읽어들인 화소데이타에 윤곽선을 구현하기 위해서는 그 판독한 화소가 윤곽선인지 아닌지를 결정해야 한다.As described above, in order to implement an outline on the pixel data read from the first to third shift registers 200 to 203, it is necessary to determine whether or not the read pixel is an outline.

이러한 윤곽선 여부를 결정하는 데에는 하기와 같은 3가지의 가정이 필요하다.The following three assumptions are required to determine the outline.

즉, 가정 ① 해당화소 P는 문자부분이 아니어야 한다.That is, the assumption ① the corresponding pixel P should not be a character part.

가정 ② 해당화소가 첫 번째 행이거나 마지막 행, 그리고 첫번째 열 또는 마지막 열이어서 주위의 8화소가 모두 존재하지 않는 경우는 존재하지 않는 화소들을 0으로 생각한다.Assumption ② If the corresponding pixel is the first row, the last row, and the first column or the last column, and there are no surrounding eight pixels, pixels that do not exist are considered to be zero.

가정 ③ 상기 가정 ①을 만족하고 주위의 8화소중 하나라도 1값이 존재할 때 해당화소는 윤곽선이다.Assumption ③ When the above assumption ① is satisfied and any one of the surrounding eight pixels is present, the corresponding pixel is an outline.

전술한 가정 ①②③을 대수적으로 표현하면,If the above assumption ①②③ is expressed algebraically,

Y(윤곽선여부) = ∼P∧(P1∨P2∨P3∨P4∨P5∨P6∨P7∨P8)Y (Contour) = ~ P∧ (P 1 ∨P 2 ∨P 3 ∨P 4 ∨P 5 ∨P 6 ∨P 7 ∨P 8 )

= ∼(P∨∼(P1∨P2∨P3∨P4∨P5∨P6∨P7∨P8))= ~ (P∨ ~ (P 1 ∨P 2 ∨P 3 ∨P 4 ∨P 5 ∨P 6 ∨P 7 ∨P 8 ))

이다.to be.

이를 근거로 하나의 실시예를 살펴보면, 제8도의 해당화소 P에 대한 윤곽선 판단은 상기 해당화소 P가 속한 행(i)의 화소데이타 P4(j-1열), P(j열), P5(j+1열)는 제 2 쉬프트 레지스터부(202)를 통해 출력되며, 상기 해당화소 P가 속한 행(i)의 바로 윗행(i-1)의 화소데이타 P1(j-1열), P2(j열), P3(j+1열)는 제 1 쉬프트 레지스터부(201)를 통해 출력되어진다.Based on this, referring to one embodiment, the contour of the corresponding pixel P of FIG. 8 is determined by the pixel data P 4 (column j-1), P (column j), P of the row (i) to which the corresponding pixel P belongs. 5 (column j + 1) is output through the second shift register unit 202, and pixel data P1 (column j-1) of the row i-1 immediately above the row i to which the corresponding pixel P belongs, P2 (column j) and P3 (column j + 1) are output through the first shift register section 201.

그리고 상기 해당화소 P가 속한 행(i)의 바로 아래형(i+1행)의 화소데이타 P6(j-1열), P7(j열), P8(j+1열)는 제3쉬프트 레지스터부(203)를 통해 출력되어진다.The pixel data P 6 (column j-1), P 7 (column j), and P 8 (column j + 1) of the pixel (i + 1) immediately below the row (i) to which the corresponding pixel P belongs are defined. It is output through the three shift register section 203.

여기서 바로 앞열의 화소데이타가 다음열의 화소데이타 윤곽선 여부를 판단하기 위해 저장되어야 하므로 플립플롭을 사용하여 실질적으로 쉬프트 레지스터의 출력 데이터가 33bit 형태가 되도록 한다.In this case, since the pixel data of the immediately preceding column should be stored to determine whether the pixel data of the next column is contoured, the flip-flop is used so that the output data of the shift register is 33 bits.

한편, 제1쉬프트 레지스터부(201)에서 출력된 행(i-1행)의 화소데이타 중 j-1열의 화소데이타 P1는 바로 윤곽선 판단수당(500)내의 제1노아게이트(501)에 입력되어짐과 아울러 데이터 지연수단(400)내의 제1, 제2데이터 지연수단(401)(402)로 각각 32화소 클럭만큼 지연된 후 상기한 제1노아게이트(501)에 입력되어진다.On the other hand, the pixel data P 1 of the j-1 column of the pixel data of the row (i-1 row) output from the first shift register unit 201 is directly input to the first NOR gate 501 in the contour determination allowance 500. In addition, the first and second data delay means 401 and 402 in the data delay means 400 are delayed by 32 pixel clocks, respectively, and then input to the first node 501.

따라서 j-1번째 행의 i-1번째열의 화소 P1이 제1쉬프트 레지스터부(201)로 부터 출력된 후 데이터 지연수단(400)을 통해 윤곽선 판단수단(500)의 제1노아게이트(501)에 입력이 될 경우에는 i-1번째행의 j번째 열의 화소 P2가 데이터 지연수단(400)내의 제1데이터 지연부(401)을 통해 상기한 제1노아게이트(501)에 입력이 되며, 아울러 i-1번째행의 j-1번째열의 화소 P1도 제1노아게이트(501)에 입력이 된다.Therefore, after the pixel P 1 of the i-1th column of the j-1th row is output from the first shift register unit 201, the first NOR gate 501 of the contour determination unit 500 is passed through the data delay unit 400. In the case of an input to the first pixel, the pixel P2 of the jth column of the i-1th row is inputted to the first NOR gate 501 through the first data delay unit 401 in the data delay unit 400. In addition, the pixel P 1 of the j-1 th row of the i-1 th row is also input to the first NOR gate 501.

마찬가지로 제2, 제3쉬프트 레지스터부(200)(203)에서 각각 출력된 화소데이타 P4, P5, P6, P7, P8역시 상기한 화소데이타 P1, P2, P3가 제1노아게이트(501)에 입력되는 동시에 동일하게 입력이 된다.Likewise, the pixel data P 4 , P 5 , P 6 , P 7 , and P 8 output from the second and third shift registers 200 and 203, respectively, are also added to the pixel data P 1 , P 2 , and P 3 . At the same time, they are inputted to the one-gate gate 501.

이에 따라 제1노아게이트(501)는 그 입력되는 화소데이타 P1∼P8의 값을 노아링하여 출력을 하게 되고, 그 결과신호는 상기한 해당화소 P의 값과 제 2 노아게이트(502)로 노아링되어 최종적인 윤곽선 판단신호(Y)로써 출력이 되어진다.Accordingly, the first NOR gate 501 outputs the value of the pixel data P 1 to P 8 that are input, and the result signal is the value of the corresponding pixel P and the second NOR gate 502. The signal is output by the final contour determination signal (Y).

한편, 상기와 같이 데이터 지연수단(400)에서 각 화소에 대해 32화소클럭 만큼을 지연시키기 위해 제1, 제2데이타 지연부(401)(402)내의 제 1 내지 제 6 플립플롭(401a∼401c, 402a∼402c)을 32화소 클럭마다 쇼트펄스로 클리어시킨다.On the other hand, as described above, the first to sixth flip-flops 401a to 401c in the first and second data delay units 401 and 402 in order to delay the 32 pixel clock with respect to each pixel in the data delay unit 400 as described above. , 402a to 402c are cleared with a short pulse every 32 pixel clocks.

이 클리어 신호는 클리어 신호 발생수단(300)내의 제1, 제2펄스발생기(301)(302)로 각각 제5도의 (b)와 같은 FCLK/256클럭을 입력받아 각 에지마다 쇼트펄스를 발생시킨다.The clear signal is input to the first and second pulse generators 301 and 302 in the clear signal generating means 300, respectively, and the FCLK / 256 clock as shown in (b) of FIG. 5 generates short pulses at each edge. .

제2펄스 발생기(302)로부터 발생된 쇼트클럭 반전출력은 인버터(303)를 통해 위상반전되고, 그 위상반전된 쇼트펄스와 상기 제1펄스 발생기(301)로부터 발생된 쇼트펄스가 앤드게이트(304)로 논리곱되고, 그 결과신호가 클리어 신호로써 제1, 제2 데이터 지연부(401)(402)내의 제1 내지 제6플립플롭(401a∼401c, 402a∼402c)의 클리어 단자에 인가됨으로써 제1 내지 제6플립플롭(401a∼401c, 402a∼402c)을 32화소 클럭마다 리세트되어지게 되는 것이다.The short clock inverted output generated from the second pulse generator 302 is phase-inverted through the inverter 303, and the phase-reversed short pulse and the short pulse generated from the first pulse generator 301 are the gates 304. ), And the resulting signal is applied to the clear terminals of the first to sixth flip-flops 401a to 401c and 402a to 402c in the first and second data delay units 401 and 402 as clear signals. The first to sixth flip-flops 401a to 401c and 402a to 402c are reset every 32 pixel clocks.

이상에서 상세히 설명한 바와 같이 본 발명은 문자를 디스플레이함에 있어서 레지스터를 소수개 사용할뿐 프레임 버퍼를 사용하지 않으므로 외부의 램이 전혀 필요하지 않게 되어 회로의 구성을 간단하면서도 용이하게 구현할 수 있으며, 폰트롬도 각 화소데이타당 1비트만을 사용함으로 용량을 최소화 할 수 있는 효과가 있다.As described in detail above, the present invention uses only a few registers to display characters, and thus does not use a frame buffer, thereby eliminating the need for an external RAM at all, thereby facilitating a simple and easy circuit configuration. The capacity can be minimized by using only 1 bit for each pixel data.

또한 프레임 버퍼를 사용하지 않으므로써 다양한 크기의 문자에 범용적으로 적용이 가능하며, 문자의 크기나 한번에 디스플레이 될 수 있는 문자의 수등에 제한을 받지 않으므로 모든 OSD 관련 제품에 적용이 가능한 효과가 있다.In addition, it is possible to apply universally to characters of various sizes by not using the frame buffer, and it is applicable to all OSD-related products because it is not limited by the size of characters or the number of characters that can be displayed at one time.

Claims (9)

폰트롬으로부터 문자 데이터를 판독하고 그 판단한 문자 데이타를 화소 클럭에 따라 직렬데이타로 출력하는 데이터 판독수단과, 상기 화소 클럭을 카운트하고 해당주기에 쇼트펄스를 발생시켜 리세트 신호로 출력하는 클리어 신호 발생수단과, 상기 클리어 신호 발생수단으로부터 발생된 신호에 따라 상기 데이터 판독수단에서 출력된 문자 데이타를 소정주기로 지연시켜 출력하는 데이터 지연수단과, 상기 데이터 지연수단 및 데이터 판독수단에서 각각 얻어진 원래의 화소데이타 및 소정 주기 지연된 화소 데이타를 논리하여 그 결과신호를 윤곽선 판단신호로 출력하는 윤곽선 판독수단으로 구성됨을 특징으로 한 문자윤곽 표시장치.Data reading means for reading the character data from the font ROM and outputting the determined character data as serial data according to the pixel clock, and generating a clear signal for counting the pixel clock and generating a short pulse at the corresponding period and outputting it as a reset signal. Means for delaying and outputting the character data output from the data reading means at predetermined intervals in accordance with a signal generated from the clear signal generating means, and original pixel data obtained by the data delay means and the data reading means, respectively. And contour reading means for logic pixel data delayed by a predetermined period, and outputting the resultant signal as an contour determination signal. 제1항에 있어서, 데이터 판독수단은 폰트롬으로부터 문자 데이터를 판독하고 그 판독한 데이터를 직렬데이타로 출력하는 제 1 내지 제 3 쉬프트 레지스터부로 이루어짐을 특징으로 한 문자윤곽 표시장치.The character outline display device according to claim 1, wherein the data reading means comprises first to third shift registers for reading character data from the font ROM and outputting the read data as serial data. 제2항에 있어서, 하나의 쉬프트 레지스터부는 격번으로 폰트롬의 데이터를 판독하는 제 1, 제 2 32비트 쉬프트 레지스터와 상기 제 1, 제 2 쉬프트 레지스터로부터 각각 출력된 화소 데이터를 가산하여 출력하는 가산기로 이루어짐을 특징으로 한 문자윤곽 표시장치.The adder of claim 2, wherein the shift register unit adds and outputs first and second 32-bit shift registers for reading the data of the font ROM every other time, and pixel data output from the first and second shift registers, respectively. Character outline display device characterized in that consisting of. 제1항에 있어서, 클리어 신호 발생수단은 입력되는 문자 판독 클럭의 각 에지마다 쇼트펄스 및 그의 반전 펄스를 발생하는 제1, 제2 펄스 발생기와, 상기 제2 펄스 발생기로부터 출력된 펄스의 위상을 반전시켜 출력하는 인버터와, 상기 제1 펄스 발생기로부터 출력된 펄스와 상기 인버터로부터 출력된 펄스를 논리곱하여 그 결과신호를 리세트 신호로 출력하는 앤드게이트로 이루어짐을 특징으로 한 문자윤곽 표시장치.The pulse signal generator of claim 1, wherein the clear signal generator comprises first and second pulse generators for generating a short pulse and an inverted pulse thereof at each edge of the input character read clock, and a phase of the pulse output from the second pulse generator. And an AND gate for inverting and outputting the inverter, and an AND gate for outputting the resultant signal as a reset signal by ANDing the pulse output from the first pulse generator and the pulse output from the inverter. 제1항에 있어서, 데이터 지연수단은 상기 데이터 판독수단내의 제 1 내지 제 3 쉬프트 레지스터부로부터 각각 얻어진 화소 데이타를 상기 클리어 신호 발생수단으로부터 출력된 신호에 따라 지연시켜 출력하는 제 1 데이타 지연부와, 상기 제 1 데이터 지연부로부터 지연되어 출력된 화소데이타를 상기 클리어 신호 발생수단에서 출력된 신호에 따라 지연시켜 출력하는 제 2 데이터 지연부로 이루어짐을 특징으로 한 문자윤곽 표시장치.The data delay means according to claim 1, further comprising: a first data delay unit for delaying and outputting pixel data respectively obtained from the first to third shift register sections in the data reading means in accordance with a signal output from the clear signal generating means; And a second data delay unit configured to delay and output pixel data delayed from the first data delay unit according to a signal output from the clear signal generating unit. 제5항에 있어서, 상기 제 1, 제 2 데이터 지연부는 상기 화소 데이터를 각각 32화소 클럭만큼 지연시켜 출력하는 제 1 내지 제 3 플립플롭으로 이루어짐을 특징으로 한 문자윤곽 표시장치.The character outline display device of claim 5, wherein the first and second data delay units comprise first to third flip-flops which delay and output the pixel data by 32 pixel clocks, respectively. 제1항에 있어서, 윤곽선 표시수단은 상기 데이터 판독수단에서 출력된 원래의 화소데이타와 상기 데이터 지연수단으로부터 지연되어 출력되는 화소데이타를 노아링하여 출력하는 제 1 노아게이트와, 상기 제 1 노아게이트의 출력신호와 상기 제 1 데이터 지연부내의 제 2플립플롭으로부터 출력된 신호와를 오아링하여 그 결과신호를 윤곽선 판단신호로 출력하는 제 2 노아게이트로 이루어짐을 특징으로 한 문자윤곽 표시장치.2. The display apparatus as claimed in claim 1, wherein the contour display means comprises: a first noble gate configured to output the original pixel data outputted from the data reading means and pixel data delayed from the data delay means and outputted; And a second NOR gate for outputting a signal output from the second flip-flop in the first data delay unit and outputting the result signal as an outline determination signal. 제1항에 있어서, 외부로부터 입력되는 수평동기신호에 따라 쇼트펄스를 발생시켜 상기 데이터 수판독단을 소정주기로 리세트시키는 펄스 발생수단을 더 포함하여 된 것을 특징으로 한 문자윤곽 표시장치.The character outline display device according to claim 1, further comprising pulse generating means for generating a short pulse in accordance with a horizontal synchronous signal input from the outside and resetting the data receiving reading stage at a predetermined period. 제8항에 있어서, 화소단위의 조합으로 형성되어 디스플레이 장치상에 디스플레이 되는 문자의 윤곽선을 구현하는 방법에 있어서, 폰트롬으로부터 판독한 화소가 문자를 표현하는 부분인가를 판단하는 단계와, 상기 판독한 화소가 문자부분이 아닐 경우 상기 화소를 포위하는 3 내지 7개의 화소에 문자부분에 해당하는 화소가 포함유무를 검출하는 단계와, 상기 3 내지 7개의 화소중 문자 부분에 해당하는 화소가 존재하면 해당 중앙 화소를 윤곽선 부분으로 결정하는 단계로 이루어짐을 특징으로 한 문자윤곽 표시장치.The method of claim 8, further comprising: determining whether a pixel read from a font ROM represents a character representing a character formed in a combination of pixel units and implementing an outline of a character displayed on a display device; Detecting whether a pixel corresponding to a character part is included in the 3 to 7 pixels surrounding the pixel when one pixel is not a character part, and if a pixel corresponding to the character part among the 3 to 7 pixels exists And the step of determining the corresponding center pixel as an outline portion.
KR1019940004471A 1994-03-08 1994-03-08 Method and apparatus for display of outline of character KR970009453B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940004471A KR970009453B1 (en) 1994-03-08 1994-03-08 Method and apparatus for display of outline of character

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004471A KR970009453B1 (en) 1994-03-08 1994-03-08 Method and apparatus for display of outline of character

Publications (2)

Publication Number Publication Date
KR950028413A KR950028413A (en) 1995-10-18
KR970009453B1 true KR970009453B1 (en) 1997-06-13

Family

ID=19378522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004471A KR970009453B1 (en) 1994-03-08 1994-03-08 Method and apparatus for display of outline of character

Country Status (1)

Country Link
KR (1) KR970009453B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236816B1 (en) * 2012-10-19 2013-02-25 이현주 Subtitle processing apparatus and method

Also Published As

Publication number Publication date
KR950028413A (en) 1995-10-18

Similar Documents

Publication Publication Date Title
US4280143A (en) Method and means for scale-changing an array of boolean coded points
JP3016694B2 (en) Double scan circuit
US5731798A (en) Circuit for outputting a liquid crystal display-controlling signal in inputting data enable signal
JPH08171384A (en) Method and device for converting scanning
KR970009453B1 (en) Method and apparatus for display of outline of character
US5887079A (en) Image processing apparatus
KR100632297B1 (en) Resolution reducer
JP3852205B2 (en) Parallel processor unit
US4707690A (en) Video display control method and apparatus having video data storage
JP2696621B2 (en) Video display device
JP2973819B2 (en) Image processing device
KR920006067B1 (en) A letter interpolation-circuit in osd apparatus
KR100213003B1 (en) Character zoom device
JP2777189B2 (en) Stereoscopic shadow processing device
KR870001797Y1 (en) Character size control circuit in crt monitor
KR100211838B1 (en) Apparatus for reducing picture image
KR910001516B1 (en) Vertical adress generating circuit for pip television
KR100468696B1 (en) On screen display apparatus and method having fanction of detecting 2dimensional fringe and color displaying by line
JP3101510B2 (en) OSD signal insertion circuit
JPH0638319B2 (en) Variable number of shift registers
KR940003625B1 (en) Display circuit of double the size of the picutre for personal computer
JP2975800B2 (en) Inclined character generation circuit
JPH06333043A (en) System and circuit for preparing histogram data
JPS6317491A (en) Attribute control circuit
JPH0247779A (en) Picture processor

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee