KR950028413A - Character outline display device and method - Google Patents

Character outline display device and method Download PDF

Info

Publication number
KR950028413A
KR950028413A KR1019940004471A KR19940004471A KR950028413A KR 950028413 A KR950028413 A KR 950028413A KR 1019940004471 A KR1019940004471 A KR 1019940004471A KR 19940004471 A KR19940004471 A KR 19940004471A KR 950028413 A KR950028413 A KR 950028413A
Authority
KR
South Korea
Prior art keywords
data
character
pixel
output
signal
Prior art date
Application number
KR1019940004471A
Other languages
Korean (ko)
Other versions
KR970009453B1 (en
Inventor
정기주
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940004471A priority Critical patent/KR970009453B1/en
Publication of KR950028413A publication Critical patent/KR950028413A/en
Application granted granted Critical
Publication of KR970009453B1 publication Critical patent/KR970009453B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 온 스크린 디스플레이 장치에 있어서 프레임 버퍼 대용으로 소위의 쉬프트 레지스터를 이용하여 문자의 윤곽선을 보다 용이하게 구현토록 한 문자 윤곽 표시 장치 및 그 방법에 관한 것이다.The present invention relates to a character outline display device and a method for easily implementing a character outline by using a so-called shift register in place of a frame buffer in an on-screen display device.

이러한 본 발명은 폰트롬으로 부터 문자 데이타를 판독하고, 그 판독한 문자 데이타를 화소클럭에 따라 직렬 데이타로 출력하는 데이타 판독수단과, 상기 화소 클럭을 카운트하고 해당주기에 쇼트펄스를 발생시켜 리세트 신호로 출력하는 클리어 신호 발생수단과, 상기 클리어 신호 발생수단으로 부터 출력된 신호에 따라 상기 데이타 판독수단에서 출력된 문자 데이타를 소정주기로 지연시켜 출력하는 데이타 지연수단과, 상기 데이타 지연수단 및 상기 데이타 판독수단에서 각각 얻어진 원래의 데이타 및 소정 주기 지연된 화소 데이타를 논리하여 그 결과신호를 윤곽선 판단신호로 출력하는 윤곽선 판단수단으로 구성한다.The present invention reads the character data from the font ROM and outputs the read character data as serial data according to the pixel clock, and counts the pixel clock and generates a short pulse at a corresponding period to reset the character data. Clear signal generating means for outputting as a signal, data delay means for delaying and outputting the character data output from said data reading means at a predetermined period in accordance with a signal output from said clear signal generating means, said data delay means and said data Contour determination means is composed of the original data obtained by the reading means and the pixel data delayed by a predetermined period, and output the resulting signal as an outline determination signal.

Description

문자윤곽 표시장치 및 그 방법Character outline display device and method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 실제 화면상에 디스플레이 되는 문자 및 윤곽 상태도,1 is a text and contour state diagram displayed on the actual screen,

제2도는 종래 문자에 윤곽선 정보가 포함된 경우의 폰트구성도,2 is a font configuration diagram when contour information is included in a conventional character;

제3도는 종래 문자에 윤곽선 정보가 없을 경우의 폰트구성도,3 is a font configuration diagram when the conventional character does not have outline information,

제4도는 본 발명의 문자 윤곽 표시 장치 구성도,4 is a block diagram of a character outline display device of the present invention;

제5도는 제4도의 쉬프트 레지스터부 상세 구성도.5 is a detailed configuration diagram of the shift register unit shown in FIG.

Claims (9)

폰트롬으로 부터 문자 데이타를 판독하고, 그 판독한 문자 데이타를 화소 클럭에 따라 직렬 데이타로 출력하는 데이타 판독수단과, 상기 화소 클럭을 카운트하고 해당주기에 쇼트펄스를 발생시켜 리세트 신호로 출력하는 클리어 신호 발생수단과, 상기 클리어 신호 발생수단으로 부터 출력된 신호에 따라 상기 데이타 판독수단에서 출력된 문자 데이타를 소정주기로 지연시켜 출력하는 데이타 지연수단과, 상기 데이타 지연수단 및 상기 데이타 판독수단에서 각각 얻어진 원래의 화소데이타 및 소정 주기 지연된 화소 데이타를 논리하여 그 결과신호를 윤곽선 판단신호로 출력하는 윤곽선 판단수단으로 구성됨을 특징으로 한 문자 윤곽 표시장치.Data reading means for reading character data from the font ROM, and outputting the read character data as serial data in accordance with a pixel clock; and counting the pixel clock and generating a short pulse in a corresponding period to output the reset signal. A data delay means for delaying and outputting the character data output from the data reading means at a predetermined period in accordance with a signal output from the clear signal generating means, and the data delay means and the data reading means, respectively. And outline determination means for logic of the obtained original pixel data and pixel data delayed by a predetermined period, and outputting the resultant signal as an outline determination signal. 제1항에 있어서, 데이타 판독수단은 폰트 롬으로 부터 문자 데이타를 판독하고 그 판독한 데이타를 직렬 데이타로 출력하는 제1 내지 제3쉬프트 레지스터부로 이루어짐을 특징으로 한 문자 윤곽 표시장치.The character outline display device according to claim 1, wherein the data reading means comprises first to third shift register sections for reading character data from the font ROM and outputting the read data as serial data. 제2항에 있어서, 하나의 쉬프트 레지스터부는 격번으로 폰트롬의 데이타를 판독하는 제1, 제2 32비트 쉬프트 레지스터와, 상기 제1, 제2쉬프트 레지스터로 부터 각각 출력된 화소 데이타를 가산하여 출력하는 가산기로 이루어짐을 특징으로 한 문자 윤곽 표시 장치.3. The shift register unit of claim 2, wherein one shift register unit adds first and second 32-bit shift registers for reading data of the font ROM at different intervals, and pixel data output from the first and second shift registers, respectively. A character outline display device comprising an adder. 제1항에 있어서, 클리어 신호 발생수단은 입력되는 문자 판독 클럭의 각 에지마다 쇼트펄스 및 그의 반전 펄스를 발생하는 제1, 제2펄스발생기와, 상기 제2펄스 발생기로 부터 출력된 펄스의 위상을 반전시켜 출력하는 인버터와, 상기 제1펄스 발생기로 부터 출력된 펄스와 상기 인버터로 부터 출력된 펄스를 논리곱하여 그 결과신호를 리세트 신호로 출력하는 앤드게이트로 이루어짐을 특징으로 한 문자 윤곽 표시 장치.2. The clear signal generating means according to claim 1, wherein the clear signal generating means includes first and second pulse generators for generating short pulses and inverted pulses thereof at each edge of an input character read clock, and a phase of a pulse output from the second pulse generator. And an inverter for inverting and outputting an AND, and an AND gate for performing an AND operation on the pulse output from the first pulse generator and the pulse output from the inverter, and outputting the resultant signal as a reset signal. Device. 제1항에 있어서, 데이타 지연수단은 상기 데이타 판독수단내의 제1 내지 제3쉬프트 레지스터부로 부터 각각 얻어진 화소 데이타를 상기 클리어 신호 발생수단으로 부터 출력된 신호에 따라 지연시켜 출력하는 제1데이타 지연부와, 상기 제1데이타 지연부로 부터 지연되어 출력된 화소 데이타를 상기 클리어 신호 발생수단에서 출력된 신호에 따라 지연시켜 출력하는 제2데이타 지연부로 이루어짐을 특징으로 한 문자 윤곽과 표시 장치.2. The first data delay unit according to claim 1, wherein the data delay unit delays and outputs pixel data obtained from the first to third shift register units in the data reading unit in accordance with a signal output from the clear signal generating unit. And a second data delay unit for delaying and outputting pixel data delayed and output from the first data delay unit according to a signal output from the clear signal generating unit. 제5항에 있어서, 상기 제1, 제2데이타 지연부는 상기 화소 데이타를 각각 32화소 클럭만큼 지연시켜 출력하는 제1 내지 제3플립플롭으로 이루어짐을 특징으로 한 문자 윤곽 표시 장치.6. The character outline display device of claim 5, wherein the first and second data delay units comprise first to third flip flops which delay and output the pixel data by 32 pixel clocks, respectively. 제1항에 있어서, 윤곽선 판단수단은 상기 데이타 판독수단에서 출력된 원래의 화소 데이타와 상기 데이타 지연수단으로 부터 지연되어 출력되는 화소 데이타를 노아링 하여 출력하는 제1노아게이트와, 상기 제1노아게이트의 출력신호와 상기 제1데이타 지연부내의 제2플립플롭으로 부터 출력된 신호와를 오아링하여 그 결과신호를 윤곽선 판단신호로 출력하는 제2노아게이트로 이루어짐을 특징으로 한 문자 윤곽 표시 장치.2. The apparatus as claimed in claim 1, wherein the contour determining means comprises: a first noble gate configured to output the original pixel data outputted from the data reading means and pixel data delayed from the data delay means and outputted; A character outline display device comprising a second noar gate outputting a gate output signal and a signal output from the second flip-flop in the first data delay unit and outputting the resulting signal as an outline determination signal. . 제1항에 있어서, 외부로 부터 입력되는 수평동기신호에 따라 쇼트 펄스를 발생시켜 상기 데이타 판독수단을 소정주기로 리세트 시키는 펄스 발생수단을 더 포함하여 된 것을 특징으로 한 문자 윤곽 표시 장치.The character outline display device according to claim 1, further comprising pulse generating means for generating a short pulse in accordance with a horizontal synchronization signal input from the outside and resetting the data reading means at a predetermined period. 화소 단위의 조합으로 형성되어 디스플레이 장치상에 디스플레이 되는 문자의 윤곽선을 구현하는 방법에 있어서, 폰트 롬으로 부터 판독한 화소가 문자를 표현하는 부분인가를 판단하는 단계와, 상기 판독한 화소가 문자부분이 아닐 경우 상기 화소를 포위하는 3 내지 7개의 화소에 문자부분에 해당하는 화소의 포함유무를 검출하는 단계와, 상기 3 내지 7개의 화소중 문자부분에 해당하는 화소가 존재하면 해당중앙 화소를 윤곽선 부분으로 결정하는 단계로 이루어짐을 특징으로 한 문자 윤곽 표시 방법.A method of implementing outlines of characters displayed on a display device formed by a combination of pixel units, the method comprising: determining whether a pixel read from a font ROM represents a character; and the read pixel is a character portion. If not, detecting the presence or absence of a pixel corresponding to the character portion in the 3 to 7 pixels surrounding the pixel, and if there is a pixel corresponding to the character portion of the 3 to 7 pixels outline the corresponding central pixel Character outline display method comprising the steps of determining the portion. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940004471A 1994-03-08 1994-03-08 Method and apparatus for display of outline of character KR970009453B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940004471A KR970009453B1 (en) 1994-03-08 1994-03-08 Method and apparatus for display of outline of character

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940004471A KR970009453B1 (en) 1994-03-08 1994-03-08 Method and apparatus for display of outline of character

Publications (2)

Publication Number Publication Date
KR950028413A true KR950028413A (en) 1995-10-18
KR970009453B1 KR970009453B1 (en) 1997-06-13

Family

ID=19378522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940004471A KR970009453B1 (en) 1994-03-08 1994-03-08 Method and apparatus for display of outline of character

Country Status (1)

Country Link
KR (1) KR970009453B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236816B1 (en) * 2012-10-19 2013-02-25 이현주 Subtitle processing apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236816B1 (en) * 2012-10-19 2013-02-25 이현주 Subtitle processing apparatus and method

Also Published As

Publication number Publication date
KR970009453B1 (en) 1997-06-13

Similar Documents

Publication Publication Date Title
KR0150123B1 (en) Mode detector and centering apparatus for display driver
KR900014984A (en) Circuit element and method for providing output signal representation of time delay between two asynchronous clock signals
KR970067081A (en) Liquid crystal display device
KR930010777A (en) Test pattern signal generator
KR950028413A (en) Character outline display device and method
KR850004817A (en) Pixel increase circuit of bit-mapped video display
KR940017861A (en) NTS / E Chidive is a light receiver of dual receiver
KR970056906A (en) Pseudo-synchronous signal generation circuit of digital image processing device
KR960030069A (en) Apparatus and method for effective display center display of liquid crystal display device
KR910004022A (en) Character Generation Method and Circuit Using Interpolation
KR100200345B1 (en) Vertical synchronous signal detector and positive polarity signal generator
KR970029279A (en) Data Enable Mode Priority Detection Circuit of LCD
JPH02296293A (en) Screen display device
RU2094951C1 (en) Generator of information sampling pulses for cathode-ray tube screen
KR940017870A (en) Window signal generator
KR960039631A (en) Glitch Eliminator for Logic Circuits
KR900001529Y1 (en) Double character generator of terminal display device
KR950025522A (en) Display of video graphics array
RU2007864C1 (en) Device for selection of test signal
SU1658204A1 (en) Device for data display on tv screen
SU1508272A1 (en) Device for displaying information on tv indicator screen
RU2006962C1 (en) Device for symbol indication at matrix indicator
KR940010724A (en) Character magnifier
KR920014182A (en) Synchronous signal detection circuit
KR980004274A (en) Vertical Synchronization Signal Generation Circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee