JPH02296293A - Screen display device - Google Patents

Screen display device

Info

Publication number
JPH02296293A
JPH02296293A JP1117091A JP11709189A JPH02296293A JP H02296293 A JPH02296293 A JP H02296293A JP 1117091 A JP1117091 A JP 1117091A JP 11709189 A JP11709189 A JP 11709189A JP H02296293 A JPH02296293 A JP H02296293A
Authority
JP
Japan
Prior art keywords
circuit
data
output
pattern data
border
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1117091A
Other languages
Japanese (ja)
Inventor
Takashi Nakatani
孝 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1117091A priority Critical patent/JPH02296293A/en
Publication of JPH02296293A publication Critical patent/JPH02296293A/en
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To make the trimming of basic data equal to that of reversal data and to reduce a number of select circuits for a selective circuit by providing the selective circuit, which existed between a character storage circuit and a shift register, after a trimming generation circuit. CONSTITUTION:The selective circuit 3 which existed between the character storage circuit 1 and the shift register 4 is provided after the trimming generation circuit 5. Therefore, after the trimming data is generated, pattern data is reversed or not reversed. Thus, the trimming of the basic data is made to be equal to that of the reversal data, and also the number of the select circuits is reduced because serial pattern data is input to the selective circuit 3 instead of the parallel pattern data being input to the selective circuit 3.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はTV等の画面にキャラクタを表示させる画面
表示装置の改良に関するもので、特にキャラクタの反転
出力及びキャラクタの反転出力の縁どりに関するもので
ある。
[Detailed Description of the Invention] [Field of Industrial Application] This invention relates to an improvement in a screen display device for displaying characters on a screen such as a TV, and particularly relates to the inverted output of a character and the border of the inverted output of a character. be.

〔従来の技術〕[Conventional technology]

第3図は従来の画面表示装置を示すブロック図で、図に
おいて1はキャラクタのパターンデータを記憶している
キャラクタ記憶回路、2はキャラクタ記憶回路1の任意
のパターンデータを指定するデータを記憶する表示記憶
回路、3はキャラクタ記憶回路】からの出力データを表
示記憶回路からのデータで反転あるいは非反転する選択
回路、4は選択回路3より出力したパラレル出力をシリ
アル出力に変換するシフトレジスタ、5は縁どりデータ
を発生する縁どり発生回路、6は表示器に対して出力す
る表示出力回路、10は表示器である。
FIG. 3 is a block diagram showing a conventional screen display device. In the figure, 1 is a character memory circuit that stores character pattern data, and 2 is a character memory circuit that stores data specifying arbitrary pattern data of the character memory circuit 1. a display memory circuit; 3 is a character memory circuit; a selection circuit that inverts or non-inverts the output data from the display memory circuit; 4 is a shift register that converts the parallel output output from the selection circuit 3 into a serial output; 5 Reference numeral denotes an edge generation circuit that generates edge data, 6 a display output circuit that outputs to a display, and 10 a display.

第4図は第3図の選択回路3の構成を示す回路図で、図
において、7a〜7fは第1のインバータ回路、8は第
2のインバータ回路、9a〜9fはセレクト回路である
。第5図は第3図の縁どり発生回路5の構成を示す回路
図、第6図は基本データを第5図の縁どり発生回路を使
用して縁どりさせたキャラクタの表示を示す図で、(a
)図は基本データ、(b1図は基本データに縁どりをつ
けた場合、(c)図は反転表示、(d1図は反転データ
に縁どりを、つけた場合である。
FIG. 4 is a circuit diagram showing the configuration of the selection circuit 3 of FIG. 3. In the figure, 7a to 7f are first inverter circuits, 8 is a second inverter circuit, and 9a to 9f are select circuits. FIG. 5 is a circuit diagram showing the configuration of the border generation circuit 5 shown in FIG. 3, and FIG.
) Figure shows the basic data, (Figure b1 shows the basic data with a border added, Figure (c) shows the inverted display, and (D1 figure shows the case where the inverted data has a border added.

次に動作について説明する。表示記憶回路2に記憶さね
でいる記憶゛データを順番lこキャラクタ記憶回路]に
対して出力する。この時、記憶データはキャラクタ記憶
回路1の記憶するパターンデータを指定するものである
。指定さjたパターンデータは選択回路3に出力し1表
示記憶回路2より別に出力したデータにより、反転ある
いは非反転してシフトレジスタ4へ出力する。このとき
の動作を第4図について説明すると、キャラクタ記憶回
路lより出力されたパターンデータをNビットとすると
、N個のセレクト回路98〜9fIζより入力されたパ
ターンデータNビットを第1のインバータ回路を通して
出力するか、あるいは通さずに出力するかを表示記憶回
路2の残りの出力で選択する。シフトレジスタ4は受は
取ったパラレルのパターンデータをシリアルのパターン
データに変換して、縁どり発生回路5へ出力する。縁ど
り発生回路5は縁どりデータとシリアルのパターンデー
タを表示出力回路6へ出力して、表示出力回路6でパタ
ーンデータと縁どりデータを合成して表示器10iこ出
力する。ここで縁どり発生回路5を第5図の縁どり発生
回路を使って縁どりデータの発生について説明する。シ
リアルのパターンデータのD−FF3段につないだもの
に入力してCKのクロックでシフトする。縁どりデータ
はパターンデータ出力の前後でOR回路を通してORさ
ね、パターンデータ出力のあるときは縁どりデータを発
生させないため瓜回路を通して出力する。
Next, the operation will be explained. The data stored in the display memory circuit 2 is output to the character memory circuit in order. At this time, the stored data specifies pattern data stored in the character storage circuit 1. The designated pattern data is output to the selection circuit 3 and output to the shift register 4 after being inverted or non-inverted depending on the data separately output from the 1-display storage circuit 2. To explain the operation at this time with reference to FIG. 4, if the pattern data output from the character storage circuit l is N bits, the pattern data N bits input from the N select circuits 98 to 9fIζ are transferred to the first inverter circuit. The remaining output of the display storage circuit 2 is used to select whether to output through or without passing through the signal. The shift register 4 converts the received parallel pattern data into serial pattern data and outputs it to the edge generation circuit 5. The border generation circuit 5 outputs the border data and serial pattern data to the display output circuit 6, and the display output circuit 6 synthesizes the pattern data and border data and outputs the synthesized data to the display device 10i. Here, generation of border data will be explained using the border generation circuit 5 shown in FIG. 5. It is input to the serial pattern data connected to three stages of D-FF and shifted using the CK clock. The border data is ORed through an OR circuit before and after the pattern data is output, and when the pattern data is output, it is output through the melon circuit in order not to generate border data.

ただし、選択回路3でパターンデータを反転した場合、
第6図(a>で示す基本データでの縁どり第6図(b)
と、第6図(eHζ示し7た反転データでの縁どり第6
図(d)と異なった縁どりが生じてしまう。
However, if the pattern data is inverted by the selection circuit 3,
Fig. 6 (b) Framing with basic data shown as a>
and the 6th border with inverted data shown in Figure 6 (eHζ)
This results in a different border from that shown in Figure (d).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の画面表示装置は以上のようIC構成されていたの
で、基本データでの縁どりと反転データでの縁どれでは
、異なった縁どれデータを発生してしまい、又選択回路
はシフトレジスタに入るデータの数だけセレクト回路が
必要である等の問題点があった。
Since the conventional screen display device had the IC configuration as described above, different edge data would be generated depending on the border of the basic data and the border of the inverted data, and the selection circuit would not be able to handle the data entering the shift register. There were problems such as the need for select circuits equal to the number of select circuits.

この発明は上記のような問題点を解決するためになされ
たもので、基本データでの縁どりと反転データでの縁ど
りが同一にするとともに、セレクト回路の個数を減らす
ことができる画面表示装置を得ることを目的とする。
This invention was made in order to solve the above-mentioned problems, and provides a screen display device in which the borders of basic data and inverted data can be made the same, and the number of select circuits can be reduced. The purpose is to

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る画面表示装置はキャラクタ記憶回路とシ
フトレジスタの間にあった選択回路を縁どり発生回路の
後に設け、セレクト回路の数を大幅に減らすようにした
ものである。
In the screen display device according to the present invention, the selection circuit that was between the character storage circuit and the shift register is provided after the border generation circuit, thereby significantly reducing the number of selection circuits.

[作用〕 この発明における選択回路は縁どり発生回路の後に設け
られ、縁どりデータを発生してから、パターンデータを
反転あるいは非反転するため、基本データでの縁どりと
反転データでの縁どりを同一にすることが出来るととも
に、パラレルのパターンデータを選択回路の中に入力し
ていたのに対してシリアルのパターンデータを選択回路
の中に入力するためセレクト回路の数を軽減でき、又I
C化する場合チップ面積を小さくできる。
[Operation] The selection circuit in this invention is provided after the edge generation circuit, and after generating edge data, inverts or non-inverts the pattern data, so that the edge in the basic data and the edge in the inverted data are made the same. In addition to inputting parallel pattern data into the selection circuit, serial pattern data is input into the selection circuit, so the number of selection circuits can be reduced.
When using C, the chip area can be reduced.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例による画面表示装置のブロ
ック図で、図において、1はキャラクタのパターンデー
タを記憶しているキャラクタ記憶回路、2はキャラクタ
記憶回路1の任意のパターンデータを指定するデータを
記憶する表示記憶回路、3は縁どり発生回路からのキャ
ラクタのパターンデータを表示記憶回路からのデータで
反転ゐるいは非反転する選択回路、4はキャラクタ記憶
回路1より出力【7たパラレル出力をシリアル出力に変
換するシフトレジスタ、5は縁どりデータを発生する縁
どり発生回路、6は表示器に対して出力する表示出力回
路、10は表示器である。第2図は第1図の選択回路3
の構成を示す回路図で、図において、7は第1のインバ
ータ回路、8は第2のインバータ回路、9はセレクト回
路である。
FIG. 1 is a block diagram of a screen display device according to an embodiment of the present invention. In the figure, 1 is a character storage circuit that stores character pattern data, and 2 designates arbitrary pattern data in the character storage circuit 1. 3 is a selection circuit that inverts or non-inverts the character pattern data from the border generation circuit with the data from the display storage circuit; A shift register converts the output into a serial output, 5 is an edge generation circuit that generates edge data, 6 is a display output circuit that outputs to a display, and 10 is a display. Figure 2 shows the selection circuit 3 in Figure 1.
This is a circuit diagram showing the configuration of the circuit. In the figure, 7 is a first inverter circuit, 8 is a second inverter circuit, and 9 is a select circuit.

次に動作について説明する。表示記憶回路2に記憶さね
ている記憶データを順番tCキャラクタ記憶回路1に対
して出力する。この時、記憶データはキャラクタ記憶回
路1の記憶するパターンデータを指定するものである。
Next, the operation will be explained. The stored data stored in the display storage circuit 2 is sequentially outputted to the tC character storage circuit 1. At this time, the stored data specifies pattern data stored in the character storage circuit 1.

指定されたパラレルのパターンデータはシフトレジスタ
4へ出力される。
The specified parallel pattern data is output to the shift register 4.

シフトレジスタ4はシリアルデータを縁どり発生回路5
へ出力し、縁どり発生回路は縁どりデータを発生し、シ
リアルのパターンデータを通してパターンデータを選択
回路3へ、縁どりデータを表示出力回路6へ出力する。
Shift register 4 frames serial data and generates circuit 5
The border generation circuit generates border data, and outputs the pattern data to the selection circuit 3 and the border data to the display output circuit 6 through serial pattern data.

パターンデータを受けた選択回路3は表示記憶回路2よ
り別に出力されたデータにより反転、あるいは非反転さ
ねて表示出力回路6へ出力する。この時の動作を第2図
によって説明する。縁どり発生回路5より出力されたパ
ターンデータをセレクト回路9により、入力したパター
ンデータを第1のインバータ回路7を通して出力するか
、あるいは通さずに出力するかを表示記憶回路2の残り
のデータで選択する。表示出力回路6は縁どりデータと
パターンデータの反転、あるいは非反転のものを合成し
て表示器10に出力する。なお、縁どり発生回路5につ
いては前記・従来のものと同一である。
The selection circuit 3 that has received the pattern data inverts or non-inverts the data separately output from the display storage circuit 2 and outputs it to the display output circuit 6. The operation at this time will be explained with reference to FIG. The pattern data output from the border generation circuit 5 is selected by the select circuit 9 as to whether the input pattern data is output through the first inverter circuit 7 or not through the first inverter circuit 7 using the remaining data in the display storage circuit 2. do. The display output circuit 6 synthesizes inverted or non-inverted border data and pattern data and outputs the result to the display 10. The edge generating circuit 5 is the same as that of the conventional circuit.

従って選択回路3の前で縁どりデータが発生するため、
パターンデータの反転データでの縁どりとパターンデー
タの非反転データでの縁どりとを同一に出来る。
Therefore, since border data is generated before the selection circuit 3,
The edges of the inverted pattern data and the edges of the non-inverted pattern data can be made the same.

よって、従来はパラレルのパターンデータを反転、ある
いは非反転するためにN個のセレクト回路9a〜9fが
必要であったのに対して、この実施例ではシリアルのパ
ターンデータを反転あるいは非反転するために、セレク
ト回路9を1個で構成することが出来る。
Therefore, whereas conventionally N select circuits 9a to 9f were required to invert or non-invert parallel pattern data, in this embodiment, N select circuits 9a to 9f are required to invert or non-invert serial pattern data. In addition, the select circuit 9 can be configured with one piece.

なお、上記実施例では縁どり発生回路を第5図のように
構成した場合を示したが、縁どりを発生できる回路でゐ
ねばどのようなものでもよい。また、縁どりのためにシ
フトレジスタ4を複数使うものでもシフトレジスタ4の
出力を縁どり発生回路で縁どりデータと、パターンデー
タを出力できるものならばどのようなものでもよい。
In the above embodiment, the border generation circuit is constructed as shown in FIG. 5, but any circuit may be used as long as it can generate a border. Further, any type of device may be used as long as a plurality of shift registers 4 are used for edging, or the output of the shift register 4 can be outputted by an edging generation circuit as edging data and pattern data.

〔発明の効果〕〔Effect of the invention〕

以上のよう−ここの発明によれば、キャラクタ記憶回路
とシフトレジスタの間にあった選択回路を縁どり発生回
路の後に設けたので、基本データでの縁どりと反転デー
タでの縁どりを同一にすることが出来るとともに、選択
回路のセレクト回路の数を軽減でき、IC化する場合チ
ップ面積を小さくすることができる効果がある。
As described above, according to the present invention, since the selection circuit that was between the character storage circuit and the shift register is provided after the border generation circuit, the border in the basic data and the border in the inverted data can be made the same. At the same time, the number of selection circuits can be reduced, and when integrated into an IC, the chip area can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第】図はこの発明の一実施例による画面表示装置のブロ
ック図、第2図は第1図の選択回路の回路図、第3図は
従来の画面表示装置を示すブロック図、第4図は第3図
の選択回路の回路図、第5図は第1図及び第3図の中の
縁どり発生回路の一実施例を示すブロック図、第6図(
a)〜(dlは基本データを第5図の縁どり発生回路を
使用して縁どりさせたキャラクタの表示を示す説明図、
第7図は第6図に示した基本データを反転したデータを
第5図の縁どり発生回路を使用し、縁どりした図である
。 図において、1はキャラクタ記憶回路、2は表示記憶回
路、3は選択回路、4はシフトレジスタ、5は縁どり発
生回路、6は表示出力回路、7は第]のインバータ回路
、8は第2のインバータ回路、9はセレクト回路を示す
。 なお、図中、同一符号Eこは同一、または相当部分を示
す。
1 is a block diagram of a screen display device according to an embodiment of the present invention, FIG. 2 is a circuit diagram of the selection circuit shown in FIG. 1, FIG. 3 is a block diagram showing a conventional screen display device, and FIG. FIG. 3 is a circuit diagram of the selection circuit, FIG. 5 is a block diagram showing an embodiment of the edge generation circuit in FIGS. 1 and 3, and FIG.
a) - (dl is an explanatory diagram showing the display of a character whose basic data is bordered using the border generation circuit shown in FIG. 5;
FIG. 7 is a diagram in which data obtained by inverting the basic data shown in FIG. 6 is bordered using the border generation circuit shown in FIG. In the figure, 1 is a character storage circuit, 2 is a display storage circuit, 3 is a selection circuit, 4 is a shift register, 5 is an edge generation circuit, 6 is a display output circuit, 7 is a second inverter circuit, and 8 is a second inverter circuit. The inverter circuit and 9 indicate a select circuit. In the drawings, the same reference numerals E indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 複数個の画素を1ドットとして使用し複数ドットで1キ
ャラクタを構成して、1個あるいは複数個のキャラクタ
を表示する画面表示装置において、複数のキャラクタの
パターンデータを記憶しているキャラクタ記憶回路と、
このキャラクタ記憶回路の任意のパターンデータを指定
するための表示記憶回路と、前記キャラクタ記憶回路の
出力であるパターンデータのパラレル(並列)出力をシ
リアル(直列)出力に変換するシフトレジスタと、この
シフトレジスタの出力を入力に持ちパターンデータを一
方の出力とし、パターンデータの示すドットの周りに縁
どる縁どりデータを他方の出力に持つ縁どり発生回路と
、前記表示記憶回路からの情報で縁どり発生回路の一方
出力であるパターンデータを反転或いは非反転のデータ
を選択する選択回路と、前記縁どり発生回路の他の出力
である縁どりデータと、前記選択回路の出力データとを
表示器に対して出力する表示出力回路を備えたことを特
徴とする画面表示装置。
A character storage circuit that stores pattern data of a plurality of characters in a screen display device that displays one or more characters by using a plurality of pixels as one dot and composing one character with the plurality of dots. ,
a display storage circuit for specifying arbitrary pattern data of the character storage circuit; a shift register for converting the parallel output of the pattern data, which is the output of the character storage circuit, into a serial output; A border generation circuit which has the output of the register as an input, pattern data as one output, and border data forming a border around a dot indicated by the pattern data as the other output; and a border generation circuit using information from the display storage circuit. A selection circuit that selects inverted or non-inverted pattern data as an output; border data that is the other output of the border generation circuit; and a display that outputs the output data of the selection circuit to a display. A screen display device characterized by comprising an output circuit.
JP1117091A 1989-05-10 1989-05-10 Screen display device Pending JPH02296293A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1117091A JPH02296293A (en) 1989-05-10 1989-05-10 Screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1117091A JPH02296293A (en) 1989-05-10 1989-05-10 Screen display device

Publications (1)

Publication Number Publication Date
JPH02296293A true JPH02296293A (en) 1990-12-06

Family

ID=14703174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1117091A Pending JPH02296293A (en) 1989-05-10 1989-05-10 Screen display device

Country Status (1)

Country Link
JP (1) JPH02296293A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04147296A (en) * 1990-10-11 1992-05-20 Nec Ic Microcomput Syst Ltd Trimming display system
JPH04366995A (en) * 1991-06-14 1992-12-18 Rohm Co Ltd Video display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04147296A (en) * 1990-10-11 1992-05-20 Nec Ic Microcomput Syst Ltd Trimming display system
JPH04366995A (en) * 1991-06-14 1992-12-18 Rohm Co Ltd Video display device

Similar Documents

Publication Publication Date Title
JPH03196188A (en) Display system for information processor
JPH02296293A (en) Screen display device
JPS60123888A (en) Display character bordering generation circuit
JPS63236088A (en) Pattern display signal generator
KR20050029385A (en) Driver circuit for displaying data and method of driving for displaying the data using the same
JPS63131176A (en) Image display device
KR920008274B1 (en) 16/256 color switching apparatus
JPS59178492A (en) Display system
KR900002793B1 (en) Video pattern selecting circuit for crt display of picture and character
JP3101510B2 (en) OSD signal insertion circuit
JPS63256991A (en) Editing memory
JP2536135B2 (en) Serial / parallel conversion circuit
JPH09281924A (en) Drive device
JPH0418048Y2 (en)
RU2006962C1 (en) Device for symbol indication at matrix indicator
JPS6111803Y2 (en)
JPS6175380A (en) Clock switching circuit
JPS6337382A (en) Display controller
JPS6183593A (en) Display modification control system for lcd
JPH04207218A (en) Pulse selecting circuit
JPS585786A (en) Color display
JPS61139888A (en) Image arithmetic device
JPH057353A (en) Video display device
JPS6239892A (en) Color display unit
JPH0653819A (en) Synchronizing counter