KR970009056A - Rs-485통신시스템의 회선장악회로 및 그 방법 - Google Patents

Rs-485통신시스템의 회선장악회로 및 그 방법 Download PDF

Info

Publication number
KR970009056A
KR970009056A KR1019950023129A KR19950023129A KR970009056A KR 970009056 A KR970009056 A KR 970009056A KR 1019950023129 A KR1019950023129 A KR 1019950023129A KR 19950023129 A KR19950023129 A KR 19950023129A KR 970009056 A KR970009056 A KR 970009056A
Authority
KR
South Korea
Prior art keywords
line
signal
data
transmission
control
Prior art date
Application number
KR1019950023129A
Other languages
English (en)
Other versions
KR100340204B1 (ko
Inventor
오동한
박형준
Original Assignee
이해규
삼성중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성중공업 주식회사 filed Critical 이해규
Priority to KR1019950023129A priority Critical patent/KR100340204B1/ko
Publication of KR970009056A publication Critical patent/KR970009056A/ko
Application granted granted Critical
Publication of KR100340204B1 publication Critical patent/KR100340204B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 RS-485통신시스템에서 공유한 통신회선을 장악하여 데이터를 송수신하기위한 회선장악회로 및 그 방법에 관한 것으로, 특히 송신하고자 하는 통신기기로 데이터의 송수신시 데이터의 충돌을 방지하도록 하드웨어적으로 통신회선을 장착할 수 있는 RS-485통신시스템의 회선장악회로 및 그 방법에 관한 것이다.
본 시스템은 회전제어신호를 생성하는 회선제어회로를 부가하여 하드웨어적으로 통신회선을 장악함으로써 RS-485통신시스템의 특징을 보다 충실히 구현할 수 있는 잇점을 가지고 있다. 또한, 회선장악을 위한 통신규약의 구현을 하드웨어적으로 수행하므로 소프트웨어의 부담을 격감시켜 안정된 시스템을 유지할 수 있는 효과를 갖는다.

Description

RS-485통신시스템의 회선장악회로 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 회전장악회로를 내장한 통신기기의 회로도.

Claims (13)

  1. 각각 씨피유로부터 온 데이터를 송수신하기 위한 제1전송단을 갖는 다수의 통신기기들이 하나의 공용회선을 통해 데이터를 송수신하는 RS-485통신시스템에 있어서, 상기 씨피유로부터 온 병렬송신데이터신호를 직렬 송신데이터신호로 변환시켜 제1플립플롭에 인가하는 인터페이스부와, 송신데이터신호를 입력받아 반전시켜 출력하는 제1플립플롭 및, 상기 제1플립플롭에서 출력된 반전신호를 입력받아 다시 반전시켜 통신회선으로 출력하며, 통신회선으로부터 입력된 수신신호를 원상태로 복구하여 출력하는 데이터변환수단을 구비한 데이터송수신부; 및 상기 데이터송수신부가 공용회선을 통해 데이터를 주고 받을 수 있도록 씨피유의 회선장악요구신호나 장악해제신호를 받아 서로 상반되는 신호로 출력하는 제2플립플롭과, 상기 제2플립플롭으로부터 구동신호를 받아 회선제어선으로 상반되는 장악 또는 해제신호를 출력전송하는 회선제어신호 발생수단을 구비한 회선장악부를 포함하는 RS-485통신시스템의 회선장악회로.
  2. 제1항에 있어서, 상기 회선장악부는 씨피유로부터 온 제어신호들을 잠시 기억했다가 제2플립플롭으로 전송하는 저장부를 더 구비하고 있는 것을 특징으로 하는 RS-485통신시스템의 회선장악회로.
  3. 제2항에 있어서, 상기 저장부는 범용래치 및 버퍼로 구성되어 있는 것을 특징으로 하는 RS-485통신시스템의 회선장악회로.
  4. 제3항에 있어서, 상기 저장부를 통해 전송된 회선장악요구신호는 제2플립플롭의 클럭입력단자로 입력되어 하이신호인 D입력신호를 클럭펄스에 동기시켜 그대로 출력하는 것을 특징으로 하는 RS-485통신시스템의 회선장악회로.
  5. 제3항에 있어서, 상기 저장부를 통해 전송된 회선해제신호는 제2플립플롭의 클리어입력단자로 입력되어 로우신호를 출력시키는 것을 특징으로 하는 RS-485통신시스템의 회선장악회로.
  6. 제1항에 있어서, 상기 데이터변환수단은 상기 제1플립플롭으로부터 데이터전송제어단자로 입력된 하이신호를 데이터전송단자로 입력된 그라운드인에이블신호에 의해 로우신호를 출력하고, 데이터전송제어단자로 로우신호 인가시 슬로트되는 구동기와, 통신회선으로부터 데이터신호를 받아 차동증폭하여 출력하는 수신기를 갖는 제1전송수단과, 상기 제1전송단의 구동기가 슬로트되어 출력이 없을 경우 상기 통신회선에 하이신호를 출력하는 풀업/풀다운저항으로 이루어진 것을 특징으로 하는 RS-485통신시스템의 회선장악회로.
  7. 제1항에 있어서, 상기 회전제어신호발생수단은 상기 제2플립플롭으로부터 출력된 하이신호를 데이터전송 제어단자측으로 입력받아 데이터전송단자로 입력되는 그라운드인에이블신호에 의해 로우신호를 회선제어선으로 출력하고, 전송제어단자로 로우신호가 인가되면 슬로트되는 구동기와, 회선제어선으로부터 입력된 신호를 차동증폭하여 출력하는 수신기를 갖는 제2전송단과, 상기 제2전송단이 슬로트되어 출력이 없을 경우 하이신호를 상기 회선제어선에 출력하는 풀업/풀다운저항으로 이루어진 것을 특징으로 하는 RS-485통신시스템의 회선장악회로.
  8. 제6항 및 제7항 중 어느 한 항에 있어서, 상기 제1, 제2전송단으로는 SN75176이 사용되는 것을 특징으로 하는 RS-485통신시스템의 회선장악회로.
  9. 여러대의 통신기기들이 하나의 통신회선을 공유하여 데이터를 주고받기 위한 RS-통신시스템에 있어서, 송신하고자 하는 통신기기에서 공용회선을 장악하고 데이터를 전송하기 위한 방법에 있어서, 구동하고자 하는 통신기기의 회전제어신호를 초기화하는 단계; 회선상태신호를 읽어들여 통신회선이 사용중인지를 판별하는 단계; 상기 판별단계에서 통신회선이 빈상태로 판단되면 회선장악요구신호를 발생하여 통신회선을 장악하는 단계; 다시 회선상태신호를 읽어들여 통신회선이 장악되었는지 검출하는 단계; 상기 검출단계에서 회선이 장착되었다고 판단되면 통신회선을 통해 데이터를 송출하는 단계; 데이터 송출시 전송버퍼를 읽어서 전송이 완료되었는지 판별하는 단계; 및 전송완료시 회선장악해제를 회선제어선에 통보하고, 전송종료를 판단하는 단계를 포함하는 RS-485통신시스템의 회선장악방법.
  10. 제9항에 있어서, 상기 데이터의 송출전 수신제어단자에 하이신호를 인가하는 전송한 데이터가 되돌아오는 것을 방지하는 단계를 더 포함하는 것을 특징으로 하는 RS-485통신시스템의 회선장악방법.
  11. 제9항에 있어서, 상기 통신회선의 장악을 표시하는 단계는 씨피유로부터 전송된 회선장악요구신호가 제2플립플롭을 트리거시키는 단계와, 이로 인해 발생된 출력신호가 제2전송단의 구동기를 구동하여 회선제어선으로 회선장악신호를 내보내는 단계로 구성됨을 특징으로 하는 RS-485통신시스템의 회선장악방법.
  12. 제9항에 있어서, 상기 회선해제단계에서 제2플립플롭의 클리어입력단자로 입력되는 회선장악해제신호로 인해 제2플립플롭의 출력이 상기 회선장악요구신호와 상반되는 출력을 갖는 것을 특징으로 하는 RS-485통신시스템의 회선장악방법.
  13. 제9항에 있어서, 상기 회선초기화단계는 회전장악해제신호가 제2플립플롭의 클리어입력단자에 입력되는 단계와, 그에 따른 제2플립플롭의 출력이 제2전송단에 입력돼서 제2전송단이 회선장악을 해제하는 신호를 출력하여 회선상태신호를 초기화하는 단계로 이루어진 것을 특징으로 하는 RS-485통신시스템의 회선장악방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950023129A 1995-07-29 1995-07-29 Rs-485통신시스템의회선장악회로및그방법 KR100340204B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023129A KR100340204B1 (ko) 1995-07-29 1995-07-29 Rs-485통신시스템의회선장악회로및그방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023129A KR100340204B1 (ko) 1995-07-29 1995-07-29 Rs-485통신시스템의회선장악회로및그방법

Publications (2)

Publication Number Publication Date
KR970009056A true KR970009056A (ko) 1997-02-24
KR100340204B1 KR100340204B1 (ko) 2002-10-31

Family

ID=37480233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023129A KR100340204B1 (ko) 1995-07-29 1995-07-29 Rs-485통신시스템의회선장악회로및그방법

Country Status (1)

Country Link
KR (1) KR100340204B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689823B1 (ko) * 2006-02-08 2007-03-08 (주)이에스텍 알에스-485통신 제어장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689823B1 (ko) * 2006-02-08 2007-03-08 (주)이에스텍 알에스-485통신 제어장치

Also Published As

Publication number Publication date
KR100340204B1 (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
US4390969A (en) Asynchronous data transmission system with state variable memory and handshaking protocol circuits
US5343503A (en) Method and apparatus for clock and data delivery on a bus
DE69131436D1 (de) Netzanpassungseinrichtung mit als logische FIFOs gestalteten Speichern zur Übertragung und Empfang von Datenpaketen
FR2963449A1 (fr) Conversion d'un bus bifilaire en bus unifilaire
KR960020204A (ko) 다중통신 시스템
KR960006379A (ko) 신호 수신 장치
US5018139A (en) Communication network between user equipment
HU217405B (hu) Számítógéprendszer
US5132987A (en) Bidirectional communication line buffer apparatus
KR940002717A (ko) 직렬 인터페이스 모듈 및 방법
EP0862296A3 (en) Data communication system and electronic control unit used therein
CA2008669A1 (en) Multiple mode memory module
US5125089A (en) Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data
US5025500A (en) Apparatus for providing multiple controller interfaces to a standard digital modem and including integral conflict resolution
GB2277425A (en) A message communication system for transferring messages between a host processor and peripherals
KR100352568B1 (ko) 케이블 길이에 무관하게 버스 리셋을 신뢰성있게 수행하는회로 및 방법
KR970009056A (ko) Rs-485통신시스템의 회선장악회로 및 그 방법
US5729547A (en) Automatic driver/receiver control for half-duplex serial networks
KR830008237A (ko) 송신 언더런상의 자동 어보트를 갖는 통신 서브씨 전송 언더런상의 자동 어보트를 갖는 통신 서브씨스템
JP3335670B2 (ja) 自動車の少なくとも2つのエレメントの間における差動モード情報伝送装置
US5550533A (en) High bandwidth self-timed data clocking scheme for memory bus implementation
SU1166312A1 (ru) Устройство декодировани
Gottschalk Simple serial data link
SU739511A1 (ru) Устройство дл сопр жени
US6948018B2 (en) Method and system for exchanging data

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050523

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee