HU217405B - Számítógéprendszer - Google Patents
Számítógéprendszer Download PDFInfo
- Publication number
- HU217405B HU217405B HU9701248A HU9701248A HU217405B HU 217405 B HU217405 B HU 217405B HU 9701248 A HU9701248 A HU 9701248A HU 9701248 A HU9701248 A HU 9701248A HU 217405 B HU217405 B HU 217405B
- Authority
- HU
- Hungary
- Prior art keywords
- bus
- pci
- signal
- control signals
- computer system
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
Az ISA bűsszal és PCI bűsszal (30) rendelkező számítógéprendszer akettőt összekötő hídáramkört (34) tartalmaz, amely a bennemegvalósítőtt PCI szőlgaegy- ségek (64, 66, 68) által megvalósítőttnéhány beépített fűnkcióval rendelkezik. Annak érdekében, hőgy ahídáramkört (34) lassú CMOS technőlógiával valósíthassák meg, a PCIvezérlőjeleket a hídáramkörben (34) átmenetileg tárőlni kell. Mivel ahídáramkör (34) PCI szőlgaegységei (64, 66, 68) nem tűdnak a PCI bűsz(30) felé az átmeneti tárőlásnak köszönhetően őlyan győrsanválaszőlni, hőgy megfeleljenek a PCI bűszprőtőkőll előírásainak, ahídáramkör (34) egy tővábbi PCI interfész lőgikai egységgel (70) vanellátva, amely figyeli a PCI bűszőn (30) áthaladó, átmeneti tárőlásnélküli mester-szőlga vezérlőjeleket, és ha szükséges, azőkat (a PCIbűszprőtőkőll által előírt időn belül) a PCI szőlgaegységek (64, 66,68) helyett meghajtja. ŕ
Description
A találmány tárgya számítógéprendszer, amely első buszt, mester-szolga vezérlőjeleket továbbító és meghatározott buszprotokollal rendelkező második buszt, a második buszhoz csatlakozó legalább egy mesteregységet és az első busz és a második busz közé kapcsolt hídáramkört tartalmaz.
A processzor és bármely más nagy sebességű bemeneti eszköz közötti adatforgalom általános problémájára adott egyik válasz a lokális buszrendszer volt. Az ISA (Industry Standard Architecture) busztól eltérően, amely viszonylag lassan, korlátozott sávszélességgel működik, a lokális busz rendszersebességgel tud kommunikálni és az adatokat 32 bites blokkokban továbbítja. A lokális buszos kialakítások leválasztják a főrendszerbuszról azokat az interfészeket, amelyek gyors választ várnak, például memóriát, kijelzőt és lemezmeghajtókat. Az egyik olyan lokális buszrendszer, amely a számítógépgyártó iparban ugyancsak széles körben elterjedt és napjainkra csaknem kizárólagossá vált, a PCI (Peripheral Component Interconnect) busz. A PCI busz 32 vagy 64 bites útvonalat biztosít a nagy sebességű adatátvitelhez. A PCI busz lényegében az ISA busz mellett kialakított párhuzamos adatútvonal. A rendszerprocesszor és a -memória közvetlenül kapcsolódik a PCI buszra. Más eszközök, például a grafikus videóadapterek, lemezvezérlők stb. ugyancsak közvetlenül vagy közvetve egy úgynevezett gazdahidon (hőst bridge) keresztül kapcsolódhatnak a PCI buszra.
A PCI busz és az ISA busz közé úgynevezett hídáramkör (bridge chip) van beillesztve a két különböző busztípus közötti kommunikáció biztosítására. A hídáramkör lényegében az ISA buszciklusokat PCI buszciklusokká fordítja, és megfordítva.
Számos, a PCI buszhoz, illetve az ISA buszhoz csatlakozó eszköz úgynevezett mester- (master) eszköz, amely a feldolgozást a busztól vagy más eszközöktől függetlenül képes vezérelni. Az általa kiadott utasításokat a szolga- (slave) eszközök fogadják, és választ bocsátanak ki a mestereszköz kérelmeire.
A PCI busz 32 bites címzési kapacitású, miáltal 4 GB memóriához nyílik hozzáférés. Jóllehet az ISA buszhoz csatlakozó mestereszköz részére lehetőség van arra, hogy a PCI busz memóriájában lévő memóriahelyhez hozzáférjen, az ISA buszmestereszköz általában le van korlátozva úgy, hogy csupán 1-16 MB memóriatartományhoz féljen hozzá a PCI buszon, saját 24 bites címzési kapacitása révén. Ez a 32 bites memóriatérkép igen tekintélyes részét hozzáférhetetlenné teszi az ISA buszmestereszközök számára. Ezen túlmenően egyes operációs rendszerek a memória alsó 16 MB-ját más célokra foglalják le, mint az ISA buszmestereszközök. Számos eszköz alkalmas meghatározott körülmények között akár mester-, akár szolgaüzemmódban való működésre.
Ezért kívánatosnak tűnik, hogy a PCI busz és az ISA busz közötti hídáramkört bizonyos funkciókkal lássuk el, mint például a szétosztott IDE interfészfunkció, PCI arbitrálás stb. A felsorolt célok legalább némelyikéhez a hídáramkömek szolgaegységeket kell tartalmaznia, illetve ilyenekkel kell kommunikálnia. Ezeknek a szolgaegységeknek a PCI busz felé a PCI buszprotokollnak megfelelően kell válaszolniuk, ahol a PCI buszprotokoll a jelen leírásunkban kifejezetten referenciaként megnevezett PCI specifikációban van rögzítve. Ahhoz azonban, hogy a hídáramkörrel a kívánt funkciókat a PCI busz által megkívánt válaszidőn belül megvalósítsuk, problémát okozhat, ha a hídáramkör viszonylag olcsó és lassú technológiával, például 0,8 μ-os CMOS technológiával van megvalósítva. A probléma a PCI busz által a hídáramkör bemeneti jeleiként kapott jelek átmeneti eltárolásának szükségességében, valamint a hídáramkörtől a PCI buszhoz küldött jelek átmeneti tárolási igényében jelentkezik, amelyek lehetővé teszik a lassú technológiával megvalósított szolgaegységek számára a jelek használatát Az átmeneti tárolás során előálló két órajel időtartamú késés nem kompatibilis a PCI buszprotokollal.
A találmánnyal célunk olyan számítógéprendszer létrehozása, amely a kívánt funkciókat megvalósító hídáramkört használ, amelyet viszonylag lassúbb technológiával is megvalósíthatunk úgy, hogy mégis képes a PCI buszprotokoll előírásainak és feltételeinek a kielégítésére.
A kitűzött feladat megoldása során olyan számítógéprendszert vettünk alapul, amely első buszt, mesterszolga vezérlőjeleket továbbító és meghatározott buszprotokollal rendelkező második buszt, a második buszhoz csatlakozó legalább egy mesteregységet és az első busz és a második busz közé kapcsolt hídáramkört tartalmaz. Ezt a találmány értelmében úgy fejlesztettük tovább, hogy a hídáramkör átmenetileg tárolt mester-szolga vezérlőjeleket továbbító belső, átmenetileg tárolt harmadik buszt, legalább egy szolgaegységet, a második busz és a harmadik busz közé csatolt, a második buszról érkező mester-szolga vezérlőjeleket, valamint a harmadik buszról érkező és átmenetileg tárolt mester-szolga vezérlőjeleket átmenetileg tároló bistabil kioldóáramkört, valamint a második busz és harmadik busz közé kapcsolt, a második buszon lévő vezérlőjelek állapotát figyelő és azok állapota függvényében a második buszon lévő legalább egy vezérlőjelet a buszprotokollnak megfelelően meghajtó logikai egységet tartalmaz.
A találmány szerinti számítógéprendszer egy előnyös kiviteli alakja értelmében a második busz PCI busz, és az alkalmazott buszprotokoll pedig PCI buszprotokoll.
Ugyancsak előnyös a találmány értelmében, ha a szolgaegység PCI szolgaegység.
Előnyös továbbá, ha a harmadik busz belül átmenetileg tárolt PCI busz.
Fentieken túlmenően előnyös a találmány értelmében, ha a vezérlőjelek „cél kész” jelet, készülékkiválasztó jelet és stopjelet foglalnak magukban, és a logikai egység a felsorolt jelek legalább egyikét a figyelt vezérlőjelek előre meghatározott állapotai függvényében meghajtó logikai egységként van kiképezve.
Ugyancsak előnyös, ha a figyelt vezérlőjelek keretjelet és „kezdeményező kész” jelet tartalmaznak.
A találmány szerinti számítógéprendszer egy további előnyös kiviteli alakja értelmében az előre meghatározott állapot magában foglalja a keretjei deaktiválását,
HU 217 405 Β és a logikai egység a keretjei deaktiválására válaszképpen az összes aktív „cél kész” jelet, készülékkiválasztó jelet és stopjelet deaktiváló logikai egységként van kiképezve.
Ugyancsak előnyös a találmány értelmében, ha a logikai egység a „cél kész” jelhez, készülékkiválasztó jelhez és stopjelhez tartozó különálló állapotgépeket tartalmaz.
Előnyös végül, ha a hídáramkör lassú CMOS technológiával van megvalósítva.
Találmányunk egyik fő előnye, hogy élvezhetjük egy olyan hídáramkör előnyeit, amelyet például az olcsóbb 0,8 μ-os CMOS technológiával állítunk elő, mert a PCI busztól érkező, illetve a PCI busz felé menő vezérlőjeleket a PCI szolgaegységek számára még a hídáramkörön belül átmenetileg tároljuk, ugyanezen idő alatt pedig a PCI buszprotokollt fenntartja és kielégíti az a logikai egység, amely figyeli a tárolás nélküli vezérlőjeleket, és a vezérlőjelek előre meghatározott állapotaira a PCI buszprotokollnak megfelelően válaszol. Ez megszabadítja a PCI szolgaegységeket attól, hogy a PCI buszprotokoll által előírt időn belül bizonyos körülmények között válaszolniuk kelljen a PCI busz kibocsátott vezérlőjeleire.
A találmányt az alábbiakban a csatolt rajz segítségével ismertetjük részletesebben, amelyen a javasolt számítógéprendszer példakénti kiviteli alakját tüntettük fel. A rajzon az
1. ábra a találmány szerinti számítógéprendszer vázlatos felépítése, a
2. ábrán az 1. ábra szerinti számítógéprendszer felépítésének egy lehetséges tömbvázlata látható, a
3. ábra a találmány szerinti számítógéprendszerben használt hídáramkör egy lehetséges kialakításának tömbvázlata, és a
4A-4F. ábrákon a találmány szerinti hídáramkör és a PCI busz közötti jelátvitel idődiagramjai láthatók különböző körülmények között.
Áttérve az ábrák, elsősorban az 1. ábra részletesebb bemutatására, azon hagyományos felépítésű 10 számítógép látható, amelynek 12 házában az összes szükséges hardverelemet tartalmazó egy vagy több áramköri lap helyezkedik el, így ezeken található a mikroprocesszor, a BIOS áramkör, a vezérlők, ROM, RAM stb. A 10 számítógépnek 14 monitora és a 12 házhoz 18 kábellel csatlakozó 16 billentyűzete van. Az adattárolásra a 12 házon belül, a felhasználó számára hozzáférhetetlen módon elhelyezett merevlemezes egység szolgál, továbbá a felhasználó számára is hozzáférhető 20, 22 hajlékonylemezes meghajtóegysége, vagy az ábrán nem látható módon CD-ROM-meghajtója stb. van.
A 2. ábrán a találmány szerinti számítógéprendszer egy lehetséges kiviteli alakjának tömbvázlatát tüntettük fel. A rendszer PCI 30 buszt, ISA 32 buszt, több ISA 36 mesteregységet és ISA 38 szolgaegységet tartalmaz. A PCI 30 buszhoz több PCI 40 szolgaegység (amelyeket a PCI protokollban „target”-nek, azaz célnak neveznek, de leírásunkban továbbra is szolgaegységként említünk), valamint PCI 42 mesteregység kapcsolódik.
Az ISA 32 busz és a PCI 30 busz között elhelyezkedő 34 hídáramkör belső 46 rendszerbuszt és ISA 44 interfészt tartalmaz. A PCI 30 busz és a belső 46 rendszerbusz között PCI 48 interfész van kiképezve (lásd 3. ábra). A 34 hídáramkör 50 DMA vezérlőt és programozható bemeneti/kimeneti 52 regisztereket (PIO regiszterek) tartalmaz. Több funkciója között a 34 hídáramkör interfészként szolgál a PCI 30 busz és az ISA 32 busz között. Az ISA 44 interfész az ISA buszciklusokat a 34 hídáramkörben felhasználható rendszerbuszciklusokká fordítja le. Több más feladata között a PCI 48 interfész a PCI 30 busz PCI buszciklusait a 34 hídáramkörben használható rendszerbuszciklusra fordítja le. Az 50 DMA vezérlő a rendszeren belüli memóriahozzáférés DMA vezérlését végzi.
A 3. ábra a PCI 48 interfész azon elemeinek a tömbvázlata, amelyek lehetővé teszik, hogy a 34 hídáramkört lassú technológiával valósítsuk meg, és az ennek ellenére megfeleljen a PCI protokollnak. Az adott területen jártas szakember számára nyilvánvaló, hogy a PCI 48 interfész a feltüntetetteken túl is tartalmaz elemeket a PCI ciklusok és a belső rendszerbuszciklusok közötti átfordítás elvégzésére, de ezeket az elemeket, mivel találmányunk szempontjából lényegtelenek, az ábrán nem tüntettük fel.
A PCI 48 interfész a 34 hídáramkörben kiépített PCI 64, 66, 68 szolgaegységekhez csatlakozik. Ezek a PCI 64, 66, 68 szolgaegységek hajtják végre azokat a kívánt funkciókat, amelyek beépíthetők a 34 hídáramkörbe, például szétosztás, IDE interfészfunkció, PCI arbitrálás stb. Mivel a 34 hídáramkört a gazdaságosság, olcsóság érdekében lassú technológiával valósítottuk meg, a PCI 64, 66, 68 szolga eszközök ugyancsak a lassú technológiával vannak kivitelezve, és így nem képesek szabványos módon felismerni és megválaszolni a PCI 30 busz átmeneti tárolás nélküli vezérlőjeleit. A 34 hídáramkör PCI 64, 66, 68 szolgaegységei ily módon megkívánják a PCI 30 busztól érkező és a PCI 30 busz felé menő vezérlőjelek átmeneti tárolását.
A PCI 30 busz felé menő, illetve a PCI 30 busztól érkező jelek PCI 48 interfészben történő átmeneti tárolását a hagyományos digitális kapuáramkörökből kialakított PCI 60 bistabil kioldóáramkör valósítja meg. A 60 bistabil kioldóáramkör a PCI 30 buszhoz csatlakozik egy FRAME# keretjei és IRDY# „kezdeményező kész” jel vételére, továbbá TRDY# „cél kész” jel, STOP# stopjel, valamint DEVSEL# készülékkiválasztó jel küldésére - ezeket a jeleket leírásunkban összefoglalóan vezérlőjelekként is említjük. A PCI 60 bistabil kioldóáramkör ezenkívül egy belső, átmeneti tárolású PCI 62 buszhoz is kapcsolódik, és előállítja a fent felsorolt jelek átmenetileg tárolt változatait is az átmeneti tárolású PCI 62 buszon. Az átmenetileg tárolt jelek jelölése megegyezik az előzővel, azzal az eltéréssel, hogy egy L betűt írtunk eléjük előtétként. A jelek mindkét irányban történő átmeneti tárolása két órajel időtartamú késést visz be a PCI 42 mesteregységek és a PCI 64, 66, 68 szolgaegységek közötti kommunikációs ciklusba. A PCI 30 busz viszont nem úgy lett tervezve, hogy két órajelnyi késéssel is képes legyen a protokollnak megfelelően működni.
HU 217 405 Β
Annak érdekében, hogy megszüntessük a késéssel kapcsolatos, a jelek mindkét irányú átmeneti tárolásának szükségessége révén fellépett problémát, a bemutatott kiviteli alakban a PCI 48 interfészt 70 logikai egységgel láttuk el, amely a PCI 30 buszhoz csatlakozik és figyeli a külső PCI vezérlőjeleket és a PCI 64, 66, 68 szolgaegységek vezérlőjeleit, és azokat a PCI 30 buszon a PCI buszprotokollnak megfelelően hajtja át.
A 70 logikai egység konfigurációja a vele együtt használt mindenkori busztípustól, jelen esetünkben például a PCI 30 busztól függ. A PCI buszprotokoll fenntartása érdekében mindegyik STOP# stopjelhez, DEVSEL# készülékkiválasztó jelhez és TRDY# „cél kész” jelhez egy-egy 72 állapotgépet hozunk létre. A 72 állapotgépek konfigurálását a vezérlőjelek PCI buszprotokoll szerinti figyelésének és meghajtásának megvalósítására a szakterületen jártas szakember könnyen el tudja végezni.
A PCI 64, 66, 68 szolgaegységeknek az átmeneti tárolású PCI 62 busszal való összekapcsolása során néhány probléma merülhet fel:
1. a PCI 64, 66, 68 szolgaegységek leállítják a megkísérelt csomagátvitelt, ha TRDY# „cél kész” jelük deaktivált külső FRAME# keretjellel találkozik;
2. nem csomagátvitel jellegű jelátvitelek is fellépnek; és
3. a PCI 64, 66, 68 szolgaegységek leállítják a megkísérelt csomagátvitelt, ha TRDY# „cél kész” jelük még a külső FRAME# keretjelet megelőzően inaktívvá válik stb.
Jóllehet a szakterületen jártas szakember számára a PCI jelek és PCI buszprotokollok jól ismertek, röviden összefoglaljuk a 4A-4F. ábrák diagramjain feltüntetett jelek jelentését.
A FRAME# keretjelet egy mesteregység („kezdeményező”) bocsátja ki, jelezve a szolgaegységek felé, hogy mestertranzakciót kezdeményez.
Az IRDY# „kezdeményező kész” jelet is egy mesteregység bocsátja ki, jelezve ezzel, hogy készen áll adatok küldésére vagy fogadására.
A DEVSEL# készülékkiválasztó jelet egy szolgaegység bocsátja ki, nyugtázva ezzel egy mesteregység felé, hogy tudatában van annak, hogy ő az az egység, amelyet a mester kiválasztott a vele folytatandó tranzakció végrehajtására.
A TRDY# „cél kész” jelet egy szolgaegység bocsátja ki, jelezve ezzel, hogy a szolgaegység (vagy cél) kész adatok küldésére vagy fogadására.
A STOP# stopjelet egy szolgaegység bocsátja ki, jelezve ezzel egy mesteregység felé, hogy nem képes egy tranzakció lekezelésére.
A bemutatott kiviteli alak esetében a 70 logikai egység hat különböző esetben veszi át a DEVSEL# készülékkiválasztó jel, STOP# stopjel és TRDY# „cél kész” jel (vagyis a 64, 66, 68 szolgaegységtől küldött jelek) vezérlését.
Ezek közül az első eset az, amikor a PCI 42 mesteregység egy késő IRDY# „kezdeményező kész” jellel próbál csomagátvitelt megvalósítani egy csomagátvitelre nem alkalmas, például 64 szolgaegységhez. Ennek a helyzetnek az idődiagramját a 4A. ábrán tüntettük fel. (Az összes idődiagramnál az „L_” előtag a 34 hídáramkör belsejében a átmenetileg tárolt jeleket jelenti, míg az előtag nélküli jelek a 34 hídáramkörön kívüli, átmeneti tárolás nélküli jeleket jelentik. Hasonlóképpen a szaggatott vonal olyan jelet jelöl, amelyet a 70 logikai egység adott ki.) Mivel a PCI 64 szolgaegység nem tudja, hogy a bekövetkező átvitel csomagátvitel vagy pedig nem csomagátvitel, így a CLK órajel negyedik ütemében LSTOP# stopjelet bocsát ki. A STOP# stopjel a 34 hídáramkört a CLK órajel ötödik ütemében hagyja el a PCI 30 busz felé. Adatküldéshez a PCI 42 mesteregység az IRDY# „kezdeményező kész” jelet a CLK órajel ötödik ütemében aktív állapotba helyezi, valamint a hatodik ütemben meglátja a kibocsátott STOP# jelet, amire FRAME# keretjeiét deaktiválja, hogy ezzel a tranzakciót megszakítsa. A TRDY# „cél kész” jelnek csupán egyetlen CLK órajelütem idejére kell megjelennie, mivel a PCI 64 szolgaegység nem támogatja a csomagátvitelt. Ezért a 70 logikai egység a hatodik ütem során deaktiválja a TRDY# „cél kész” jelet. Miután a FRAME# keretjei deaktiválásra kerül, a PCI protokoll megköveteli, hogy a DEVSEL# készülékkiválasztó jel, a TRDY# „cél kész” jel és a STOP# stopjel (tehát a 64, 66, 68 szolgaegységek jelei) is mind deaktiválva legyenek. A PCI protokoll ezért előírja, hogy a STOP# stopjelet és a DEVSEL# készülékkiválasztó jelet a FRAME# keretjei visszavonását követő CLK órajelütemben, azaz a hetedik ütemben kell deaktiválni. A találmány szerinti 70 logikai egység nélkül ezek a jelek nem válthatók át inaktívvá egészen a kilencedik CLK órajelütemig, hiszen az átmenetileg tárolt L_FRAME# keretjelet a PCI 64 szolgaegység a hetedik ütemig nem látja, így arra csak a nyolcadik ütem alatt válaszolna, és válaszjelét a kilencedik ütem alatt küldené ki. így tehát a PCI 64 szolgaegység nem venné észre, hogy a tranzakciót meghatározott időn belül meg kell szakítani ahhoz, hogy a válasz megfeleljen a PCI buszprotokollnak.
Az átmenetileg nem tárolt (külső) vezérlőjeleket figyelő 70 logikai egység az inaktív FRAME# keretjelet mint a tranzakció megszakítását igénylő körülményt ismeri fel, ennek megfelelően a CLK órajel hetedik üteme alatt deaktiválja a STOP# stopjelet, a DEVSEL# készülékkiválasztó jelet és a TRDY# „cél kész” jelet, eleget téve ily módon a PCI buszprotokollnak.
A 70 logikai egység vezérlőjelekkel kapcsolatos működése az ábrákon bemutatott további öt esetben a fenti leírásból, valamint a többi ábrából könnyen értelmezhető. A 4B. ábrán feltüntetett eset akkor következik be, ha a PCI 42 mesteregység késő IRDY# „kezdeményező kész” jellel egy csomagátvitelt nem támogató PCI 64 szolgaegységhez próbál csomagot küldeni, és a tranzakciót egy cél-visszautasítással kell megszakítani. Egy célvisszautasítást az LDEVSEL# készülékkiválasztó jel deaktiválása és az L_STOP# stopjel aktiválása jelenti. Miután az ötödik ütemben a PCI 42 mesteregység megkapja a STOP# stopjelet, a FRAME# keretjelet deaktiválja. A STOP# stopjelet a 70 logikai egységnek a következő CLK órajelütem alatt deaktiválnia kell (a DEV4
HU 217 405 Β
SEL# készülékkiválasztó jel és a TRDY# „cél kész” jel már nem aktív), hogy megfeleljen a PCI buszprotokollnak.
A 4C. ábrán látható harmadik eset akkor áll elő, ha a PCI 42 mesteregység egy közvetlen IRDY# „kezdeményező kész” jellel csomagot küld ki és a PCI 64 szolgaegység cél-visszautasítást hajt végre az L_DEVSEL# készülékkiválasztó jel deaktiválásával és az L_STOP# stopjel aktiválásával. Ebben az esetben a PCI buszprotokoll megkívánja, hogy a FRAME# keretjelet a PCI 42 mesteregység aktiválja és hogy a 70 logikai egység a STOP# stopjelet egy ütemmel később deaktiválja, mint ahogy a cél-visszautasítást követően a FRAME# keretjei deaktiválásra került. Az átmenetileg nem tárolt jeleket eddig figyelő 70 logikai egységnek csupán a STOP# stopjelet kell deaktiválnia, mivel a DEVSEL# készülékkiválasztó jel és TRDY# „cél kész” jel már korábban inaktív volt.
A 4D. ábrán bemutatott negyedik eset akkor áll elő, ha a PCI 42 mesteregység egy késő IRDY# „kezdeményező kész” jellel nem csomagátvitelt kezdeményez, és erre cél-visszautasítás következik be. Ebben az esetben a PCI 42 mesteregység a FRAME# keretjelet deaktiválja, miután érzékeli, hogy a STOP# stopjel aktív lett. A STOP# stopjelet a PCI buszprotokoll fenntartása érdekében ebben az esetben is a 70 logikai egység fogja deaktiválni egy ütemmel azt követően, hogy a FRAME# keretjei deaktiválásra került. Egyébként az LSTOP# stopjel még két további CLK órajelütemen át nem deaktiválódna a PCI 30 buszon, ami súlyosan megsértené a PCI buszprotokollt.
A 4E. ábrán bemutatott ötödik eset akkor következik be, ha a PCI 42 mesteregység nem csomagátvitelt kezdeményez, és erre nem érkezik cél-visszautasítás. Ebben az esetben a PCI 64 szolgaegység a negyedik CLK órajelütemben L_STOP# stopjelet bocsát ki, amelyet a PCI 42 mesteregység az ötödik ütemben mint STOP# stopjelet lát, ennek hatására válaszképpen a hatodik ütemben deaktiválja a FRAME# keretjelet. A STOP# stopjelnek, a TRDY# „cél kész” jelnek és a DEVSEL# készülékkiválasztó jelnek a hetedik ütemben már mind inaktívnak kell lennie, mivel a FRAME# keretjei deaktiválása a hatodik ütemben következett be. Mivel a PCI 64 szolgaegység nem tudja ezeket a jeleket kellő gyorsasággal deaktiválni a jelek átmeneti tárolása miatt, a 70 logikai egység deaktiválja a jeleket a PCI buszprotokoll fenntartása érdekében.
A 4F. ábrán feltüntetett hatodik eset akkor következik be, ha a PCI 42 mesteregység csomagátvitelt kezdeményez egy csomagátvitelt nem támogató PCI 64 szolgaegység felé, méghozzá közvetlen IRDY# „kezdeményező kész” jellel. Az L STOP# stopjelet a PCI 64 szolgaegység a negyedik ütemben bocsátja ki, ezt a PCI 42 mesteregység az ötödik ütemben látja, amelynek hatására deaktiválja a FRAME# keretjelet. A FRAME# keretjei deaktiválását követően a DEVSEL# készülékkiválasztó jelet és STOP# stopjelet még a hatodik ütemben deaktiválni kell, hogy a PCI buszprotokoll előírásait ne szegjük meg. Ebben az esetben a TRDY# „cél kész” jel már korábban inaktív volt.
Mint a fenti példákon látható, találmányunk olyan 70 logikai egységet eredményez, amely figyeli az átmeneti tárolás nélküli külső vezérlőjeleket, és meghatározott körülmények között átveszi azok feladatát, és a PCI 30 buszra irányuló külső szolgaegységjeleket a PCI buszprotokollnak megfelelően továbbítja. Ez lehetővé teszi a PCI 64, 66, 68 szolgaegységeket tartalmazó 34 hídáramkör számára, hogy az adatátvitelt átmenetileg tárolt jelek alkalmazásával lassú, viszonylag olcsó technológiával valósítsuk meg, ugyanakkor a PCI buszprotokoll előírásait továbbra is teljesítsük.
Claims (9)
- SZABADALMI IGÉNYPONTOK1. Számítógéprendszer, amely első buszt, mesterszolga vezérlőjeleket továbbító és meghatározott buszprotokollal rendelkező második buszt, a második buszhoz csatlakozó legalább egy mesteregységet és az első busz és a második busz közé kapcsolt hídáramkört tartalmaz, azzal jellemezve, hogy a hídáramkör (34) átmenetileg tárolt mester-szolga vezérlőjeleket továbbító belső, átmenetileg tárolt harmadik buszt (62), legalább egy szolgaegységet (64, 66, 68), a második busz (30) és a harmadik busz (62) közé csatolt, a második buszról (30) érkező mester-szolga vezérlőjeleket, valamint a harmadik buszról (62) érkező és átmenetileg tárolt mesterszolga vezérlőjeleket átmenetileg tároló, bistabil kioldóáramkört (60), valamint a második busz (30) és harmadik busz (62) közé kapcsolt, a második buszon (30) lévő vezérlőjelek állapotát figyelő és azok állapota függvényében a második buszon (30) lévő legalább egy vezérlőjelet a buszprotokollnak megfelelően meghajtó logikai egységet (70) tartalmaz.
- 2. Az 1. igénypont szerinti számítógéprendszer, azzal jellemezve, hogy a második busz PCI busz (30), az alkalmazott buszprotokoll pedig a PCI buszprotokoll.
- 3. A 2. igénypont szerinti számítógéprendszer, azzal jellemezve, hogy a szolgaegység (64, 66, 68) PCI szolgaegység (64, 66, 68).
- 4. A 3. igénypont szerinti számítógéprendszer, azzal jellemezve, hogy a harmadik busz (62) belül átmeneti tárolású PCI busz (62).
- 5. A 4. igénypont szerinti számítógéprendszer, azzal jellemezve, hogy a vezérlőjelek „cél kész” jelet (TRDY#), készülékkiválasztó jelet (DEVSEL#) és stopjelet (STOP#) foglalnak magukban, és a logikai egység (70) a felsorolt jelek legalább egyikét a figyelt vezérlőjelek előre meghatározott állapotai függvényében meghajtó logikai egységként (70) van kiképezve.
- 6. Az 5. igénypont szerinti számítógéprendszer, azzal jellemezve, hogy a figyelt vezérlőjelek keretjelet (FRAME#) és „kezdeményező kész” jelet (IRDY#) foglalnak magukban.
- 7. A 6. igénypont szerinti számítógéprendszer, azzal jellemezve, hogy az előre meghatározott állapot magában foglalja a keretjei (FRAME#) deaktiválását, és a logikai egység (70) a keretjei (FRAME#) deaktiválására válaszképpen az összes aktív „cél kész” jelet (TRDY#), készülékkiválasztó jelet (DEVSEL#) ésHU 217 405 Β stopjelet (STOP#) deaktiváló logikai egységként (70) van kiképezve.
- 8. Az 5-7. igénypontok bármelyike szerinti számítógéprendszer, azzal jellemezve, hogy a logikai egység (70) a „cél kész” jelhez (TRDY#), készülékkiválasztó jelhez (DEVSEL#) és stopjelhez (STOP#) tartozó különálló állapotgépeket (72) tartalmaz.
- 9. Az 1-8. igénypontok bármelyike szerinti számítógéprendszer, azzal jellemezve, hogy a hídáramkör (34)5 lassú CMOS technológiával van megvalósítva.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/351,186 US5664124A (en) | 1994-11-30 | 1994-11-30 | Bridge between two buses of a computer system that latches signals from the bus for use on the bridge and responds according to the bus protocols |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| HUT76791A HUT76791A (en) | 1997-11-28 |
| HU217405B true HU217405B (hu) | 2000-01-28 |
Family
ID=23379928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| HU9701248A HU217405B (hu) | 1994-11-30 | 1995-11-23 | Számítógéprendszer |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US5664124A (hu) |
| EP (1) | EP0795158B1 (hu) |
| JP (1) | JP3838278B2 (hu) |
| KR (1) | KR100192724B1 (hu) |
| CN (1) | CN1089463C (hu) |
| AT (1) | ATE176341T1 (hu) |
| BR (1) | BR9505207A (hu) |
| CA (1) | CA2162187C (hu) |
| CZ (1) | CZ9701508A3 (hu) |
| DE (1) | DE69507636T2 (hu) |
| HU (1) | HU217405B (hu) |
| PL (1) | PL180351B1 (hu) |
| RU (1) | RU2140667C1 (hu) |
| WO (1) | WO1996017303A1 (hu) |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822512A (en) * | 1995-05-19 | 1998-10-13 | Compaq Computer Corporartion | Switching control in a fault tolerant system |
| US5911049A (en) * | 1995-07-21 | 1999-06-08 | Ricoh Company, Ltd. | PCI connection system for a printer controller board |
| JPH0962621A (ja) * | 1995-08-30 | 1997-03-07 | Toshiba Corp | コンピュータシステムおよびコマンドサイクル切換え方法 |
| US5918072A (en) * | 1995-09-18 | 1999-06-29 | Opti Inc. | System for controlling variable length PCI burst data using a dummy final data phase and adjusting the burst length during transaction |
| US5724529A (en) * | 1995-11-22 | 1998-03-03 | Cirrus Logic, Inc. | Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system |
| US5793997A (en) * | 1996-01-11 | 1998-08-11 | Hewlett-Packard Company | Interface architecture for connection to a peripheral component interconnect bus |
| US7577782B2 (en) | 1996-02-02 | 2009-08-18 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US5991520A (en) * | 1996-02-02 | 1999-11-23 | Sony Corporation | Application programming interface for managing and automating data transfer operations between applications over a bus structure |
| US6631435B1 (en) * | 1996-02-02 | 2003-10-07 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US6519268B1 (en) * | 1996-03-07 | 2003-02-11 | Sony Corporation | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure |
| US6233637B1 (en) | 1996-03-07 | 2001-05-15 | Sony Corporation | Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure |
| US5875310A (en) * | 1996-05-24 | 1999-02-23 | International Business Machines Corporation | Secondary I/O bus with expanded slot capacity and hot plugging capability |
| US6075929A (en) * | 1996-06-05 | 2000-06-13 | Compaq Computer Corporation | Prefetching data in response to a read transaction for which the requesting device relinquishes control of the data bus while awaiting data requested in the transaction |
| US5819053A (en) * | 1996-06-05 | 1998-10-06 | Compaq Computer Corporation | Computer system bus performance monitoring |
| US6035362A (en) * | 1996-06-05 | 2000-03-07 | Goodrum; Alan L. | Storing data associated with one request while continuing to store data associated with a previous request from the same device |
| US5903906A (en) * | 1996-06-05 | 1999-05-11 | Compaq Computer Corporation | Receiving a write request that allows less than one cache line of data to be written and issuing a subsequent write request that requires at least one cache line of data to be written |
| US5872939A (en) * | 1996-06-05 | 1999-02-16 | Compaq Computer Corporation | Bus arbitration |
| US5872941A (en) * | 1996-06-05 | 1999-02-16 | Compaq Computer Corp. | Providing data from a bridge to a requesting device while the bridge is receiving the data |
| US6055590A (en) * | 1996-06-05 | 2000-04-25 | Compaq Computer Corporation | Bridge circuit comprising independent transaction buffers with control logic adapted to store overflow data in second buffer when transaction size exceeds the first buffer size |
| US6021480A (en) * | 1996-06-05 | 2000-02-01 | Compaq Computer Corporation | Aligning a memory read request with a cache line boundary when the request is for data beginning at a location in the middle of the cache line |
| US5987539A (en) * | 1996-06-05 | 1999-11-16 | Compaq Computer Corporation | Method and apparatus for flushing a bridge device read buffer |
| US6108741A (en) * | 1996-06-05 | 2000-08-22 | Maclaren; John M. | Ordering transactions |
| US6052513A (en) * | 1996-06-05 | 2000-04-18 | Compaq Computer Corporation | Multi-threaded bus master |
| US6032271A (en) * | 1996-06-05 | 2000-02-29 | Compaq Computer Corporation | Method and apparatus for identifying faulty devices in a computer system |
| US6519555B1 (en) * | 1996-09-30 | 2003-02-11 | International Business Machines Corporation | Apparatus and method of allowing PCI v1.0 devices to work in PCI v2.0 compliant system |
| US5771360A (en) * | 1996-10-21 | 1998-06-23 | Advanced Micro Devices, Inc. | PCI bus to target integrated circuit interconnect mechanism allowing multiple bus masters and two different protocols on the same bus |
| US5774683A (en) * | 1996-10-21 | 1998-06-30 | Advanced Micro Devices, Inc. | Interconnect bus configured to implement multiple transfer protocols |
| US5848252A (en) * | 1996-11-05 | 1998-12-08 | Motorola, Inc. | Peripheral component interconnect gateway controller |
| US5832246A (en) * | 1996-12-03 | 1998-11-03 | Toshiba America Information Systems, Inc. | Virtualization of the ISA bus on PCI with the existence of a PCI to ISA bridge |
| US5761461A (en) * | 1996-12-13 | 1998-06-02 | International Business Machines Corporation | Method and system for preventing peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data processing system |
| US5761462A (en) * | 1996-12-13 | 1998-06-02 | International Business Machines Corporation | Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data-processing system |
| US5802324A (en) * | 1996-12-23 | 1998-09-01 | Compaq Computer Corporation | Computer system with PCI repeater between primary bus and second bus |
| US5838932A (en) * | 1996-12-23 | 1998-11-17 | Compaq Computer Corporation | Transparent PCI to PCI bridge with dynamic memory and I/O map programming |
| US6138192A (en) * | 1996-12-31 | 2000-10-24 | Compaq Computer Corporation | Delivering a request to write or read data before delivering an earlier write request |
| US5835741A (en) * | 1996-12-31 | 1998-11-10 | Compaq Computer Corporation | Bus-to-bus bridge in computer system, with fast burst memory range |
| KR19990011955A (ko) * | 1997-07-25 | 1999-02-18 | 윤종용 | Pci 브리지 |
| US6301042B1 (en) * | 1998-01-15 | 2001-10-09 | Ciena Corporation | Fabry-perot optical filter with chirped dielectric mirrors |
| US6292844B1 (en) | 1998-02-12 | 2001-09-18 | Sony Corporation | Media storage device with embedded data filter for dynamically processing data during read and write operations |
| US6065087A (en) * | 1998-05-21 | 2000-05-16 | Hewlett-Packard Company | Architecture for a high-performance network/bus multiplexer interconnecting a network and a bus that transport data using multiple protocols |
| US5991900A (en) * | 1998-06-15 | 1999-11-23 | Sun Microsystems, Inc. | Bus controller |
| US6119191A (en) * | 1998-09-01 | 2000-09-12 | International Business Machines Corporation | Performing PCI access cycles through PCI bridge hub routing |
| US6567881B1 (en) | 1998-09-11 | 2003-05-20 | Tundra Semiconductor Corporation | Method and apparatus for bridging a digital signal processor to a PCI bus |
| US6167471A (en) * | 1998-10-14 | 2000-12-26 | Sony Corporation | Method of and apparatus for dispatching a processing element to a program location based on channel number of received data |
| US6502157B1 (en) | 1999-03-24 | 2002-12-31 | International Business Machines Corporation | Method and system for perfetching data in a bridge system |
| US6286074B1 (en) | 1999-03-24 | 2001-09-04 | International Business Machines Corporation | Method and system for reading prefetched data across a bridge system |
| US6425023B1 (en) | 1999-03-24 | 2002-07-23 | International Business Machines Corporation | Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests |
| US6449678B1 (en) | 1999-03-24 | 2002-09-10 | International Business Machines Corporation | Method and system for multiple read/write transactions across a bridge system |
| AU4482000A (en) | 1999-04-23 | 2000-11-10 | Sony Electronics Inc. | Method of and apparatus for implementing and sending an asynchronous control mechanism packet |
| US6247069B1 (en) | 1999-05-12 | 2001-06-12 | Sony Corporation | Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices |
| US6859846B2 (en) * | 1999-05-12 | 2005-02-22 | Sony Corporation | Method of distributed recording whereby the need to transition to a second recording device from a first recording device is broadcast by the first recording device |
| US6721859B1 (en) | 1999-10-21 | 2004-04-13 | Sony Corporation | Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data |
| US6523108B1 (en) | 1999-11-23 | 2003-02-18 | Sony Corporation | Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string |
| US7002928B1 (en) | 2000-06-21 | 2006-02-21 | Sony Corporation | IEEE 1394-based protocol repeater |
| US7720821B1 (en) | 2000-06-30 | 2010-05-18 | Sony Corporation | Method of and apparatus for writing and reading time sensitive data within a storage device |
| US6993022B1 (en) | 2000-07-06 | 2006-01-31 | Sony Corporation | Method of and apparatus for directly mapping communications through a router between nodes on different buses within a network of buses |
| US6904475B1 (en) | 2000-11-06 | 2005-06-07 | Sony Corporation | Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling |
| US7542474B2 (en) * | 2001-02-26 | 2009-06-02 | Sony Corporation | Method of and apparatus for providing isochronous services over switched ethernet including a home network wall plate having a combined IEEE 1394 and ethernet modified hub |
| US7124292B2 (en) * | 2001-05-21 | 2006-10-17 | Sony Corporation | Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices |
| US6900450B2 (en) | 2002-03-09 | 2005-05-31 | Kimberly-Clark Worldwide, Inc. | Method and apparatus for inferring item position based on multiple data |
| US6885451B2 (en) | 2002-03-09 | 2005-04-26 | Kimberly-Clark Worldwide, Inc. | Infrared detection of composite article components |
| US6919965B2 (en) | 2002-03-09 | 2005-07-19 | Kimberly-Clark Worldwide, Inc. | Apparatus and method for making and inspecting pre-fastened articles |
| US6927857B2 (en) | 2002-03-09 | 2005-08-09 | Kimberly-Clark Worldwide, Inc. | Process for the detection of marked components of a composite article using infrared blockers |
| US6888143B2 (en) | 2002-03-09 | 2005-05-03 | Kimberly-Clark Worldwide, Inc. | Apparatus and method for inspecting pre-fastened articles |
| US7123765B2 (en) | 2002-07-31 | 2006-10-17 | Kimberly-Clark Worldwide, Inc. | Apparatus and method for inspecting articles |
| EP1445705A1 (en) * | 2003-02-04 | 2004-08-11 | Thomson Licensing S.A. | Signal processing system |
| US7444546B2 (en) * | 2003-04-17 | 2008-10-28 | Arm Limited | On-board diagnostic circuit for an integrated circuit |
| US20060136650A1 (en) * | 2004-12-16 | 2006-06-22 | Jyh-Hwang Wang | Data-read and write method of bridge interface |
| CN100367222C (zh) * | 2004-12-24 | 2008-02-06 | 联想(北京)有限公司 | 一种打印机控制卡的评测系统和评测方法 |
| KR100694095B1 (ko) * | 2005-03-05 | 2007-03-12 | 삼성전자주식회사 | 버스 연결 방법 및 장치 |
| US9026744B2 (en) | 2005-03-23 | 2015-05-05 | Qualcomm Incorporated | Enforcing strongly-ordered requests in a weakly-ordered processing |
| US7917676B2 (en) * | 2006-03-10 | 2011-03-29 | Qualcomm, Incorporated | Efficient execution of memory barrier bus commands with order constrained memory accesses |
| CN104995613B (zh) * | 2013-03-14 | 2018-02-16 | 英特尔公司 | 用于建立虚拟pci设备和虚拟mmio设备的泛型方法 |
| CN111813726B (zh) * | 2020-07-10 | 2023-03-07 | 中科芯集成电路有限公司 | 控制信号从高速总线向低速总线的转换方法 |
| TWI775436B (zh) * | 2021-05-17 | 2022-08-21 | 新唐科技股份有限公司 | 匯流排系統 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4864496A (en) * | 1987-09-04 | 1989-09-05 | Digital Equipment Corporation | Bus adapter module for interconnecting busses in a multibus computer system |
| US5341495A (en) * | 1991-10-04 | 1994-08-23 | Bull Hn Information Systems, Inc. | Bus controller having state machine for translating commands and controlling accesses from system bus to synchronous bus having different bus protocols |
| US5522050A (en) * | 1993-05-28 | 1996-05-28 | International Business Machines Corporation | Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus |
| US5455915A (en) * | 1993-12-16 | 1995-10-03 | Intel Corporation | Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates |
| US5519872A (en) * | 1993-12-30 | 1996-05-21 | Intel Corporation | Fast address latch with automatic address incrementing |
| US5535341A (en) * | 1994-02-24 | 1996-07-09 | Intel Corporation | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation |
| US5533204A (en) * | 1994-04-18 | 1996-07-02 | Compaq Computer Corporation | Split transaction protocol for the peripheral component interconnect bus |
| US5548730A (en) * | 1994-09-20 | 1996-08-20 | Intel Corporation | Intelligent bus bridge for input/output subsystems in a computer system |
-
1994
- 1994-11-30 US US08/351,186 patent/US5664124A/en not_active Expired - Fee Related
-
1995
- 1995-11-06 CA CA002162187A patent/CA2162187C/en not_active Expired - Fee Related
- 1995-11-16 JP JP29852695A patent/JP3838278B2/ja not_active Expired - Fee Related
- 1995-11-17 BR BR9505207A patent/BR9505207A/pt not_active Application Discontinuation
- 1995-11-17 CN CN95119632A patent/CN1089463C/zh not_active Expired - Lifetime
- 1995-11-23 CZ CZ19971508A patent/CZ9701508A3/cs unknown
- 1995-11-23 PL PL95320020A patent/PL180351B1/pl not_active IP Right Cessation
- 1995-11-23 HU HU9701248A patent/HU217405B/hu not_active IP Right Cessation
- 1995-11-23 AT AT95937968T patent/ATE176341T1/de not_active IP Right Cessation
- 1995-11-23 EP EP95937968A patent/EP0795158B1/en not_active Expired - Lifetime
- 1995-11-23 WO PCT/GB1995/002728 patent/WO1996017303A1/en not_active Application Discontinuation
- 1995-11-23 DE DE69507636T patent/DE69507636T2/de not_active Expired - Fee Related
- 1995-11-23 RU RU97112632A patent/RU2140667C1/ru active
- 1995-11-29 KR KR1019950044779A patent/KR100192724B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1153352A (zh) | 1997-07-02 |
| WO1996017303A1 (en) | 1996-06-06 |
| JP3838278B2 (ja) | 2006-10-25 |
| EP0795158A1 (en) | 1997-09-17 |
| PL320020A1 (en) | 1997-09-01 |
| KR100192724B1 (ko) | 1999-06-15 |
| CA2162187A1 (en) | 1996-05-31 |
| ATE176341T1 (de) | 1999-02-15 |
| CZ9701508A3 (cs) | 2002-05-15 |
| HUT76791A (en) | 1997-11-28 |
| EP0795158B1 (en) | 1999-01-27 |
| JPH08235103A (ja) | 1996-09-13 |
| CA2162187C (en) | 1999-08-24 |
| KR960018934A (ko) | 1996-06-17 |
| PL180351B1 (pl) | 2001-01-31 |
| RU2140667C1 (ru) | 1999-10-27 |
| BR9505207A (pt) | 1997-09-16 |
| DE69507636D1 (de) | 1999-03-11 |
| DE69507636T2 (de) | 1999-08-05 |
| CN1089463C (zh) | 2002-08-21 |
| US5664124A (en) | 1997-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HU217405B (hu) | Számítógéprendszer | |
| JP2558393B2 (ja) | 多重クラスタ信号プロセッサ | |
| US5479395A (en) | Serial bus system | |
| KR0152228B1 (ko) | 데이타 교환 시스템에 있어서 분산 경로 제어를 이용한 데이타 송수신 방법 | |
| KR19990067846A (ko) | 버스 시스템 동작 방법 및 장치 | |
| JP2008536225A (ja) | 周辺機器共有ｕｓｂハブ | |
| RU97112632A (ru) | Компьютерная система, имеющая шинный интерфейс | |
| EP3055779A1 (en) | Coexistence of i2c slave devices and camera control interface extension devices on a shared control data bus | |
| US9817705B2 (en) | Method for enabling a communication between processes, processing system, integrated chip and module for such a chip | |
| WO1988008581A1 (en) | High speed low pin count bus interface | |
| EP3311294B1 (en) | Data processing | |
| KR100257712B1 (ko) | 인터넷을 이용한 프로세스 간의 정보교환 장치 | |
| JP2020010412A (ja) | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 | |
| CN111858459A (zh) | 处理器及计算机 | |
| US6073181A (en) | Multi-buffer error detection for an open data-link interface LAN adapter | |
| US5740452A (en) | System for passing Industry Standard Architecture (ISA) legacy interrupts across Peripheral Component Interconnect (PCI) connectors and methods therefor | |
| JP2000295114A (ja) | データ転送回路 | |
| KR100334810B1 (ko) | 대용량 통신처리 시스템의 통신장치 | |
| US6948018B2 (en) | Method and system for exchanging data | |
| JP2006201832A (ja) | データ転送処理装置 | |
| JPH03141455A (ja) | データ転送方式 | |
| KR930015462A (ko) | 패킷호 제어프로세서의 이중화 패킷버스 제어회로 | |
| JPH01209836A (ja) | マルチメディア多重化装置 | |
| KR20030051080A (ko) | 데이터 통신장치 및 방법 | |
| KR20040078972A (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GB9A | Succession in title |
Owner name: LENOVO (SINGAPORE) PTE. LTD., SG Free format text: FORMER OWNER(S): INTERNATIONAL BUSINESS MACHINES CORP., US |
|
| MM4A | Lapse of definitive patent protection due to non-payment of fees |