KR970006562B1 - 영상 기기의 오에스디 장치 - Google Patents

영상 기기의 오에스디 장치 Download PDF

Info

Publication number
KR970006562B1
KR970006562B1 KR1019930021825A KR930021825A KR970006562B1 KR 970006562 B1 KR970006562 B1 KR 970006562B1 KR 1019930021825 A KR1019930021825 A KR 1019930021825A KR 930021825 A KR930021825 A KR 930021825A KR 970006562 B1 KR970006562 B1 KR 970006562B1
Authority
KR
South Korea
Prior art keywords
osd
signal
blank
adder
converter
Prior art date
Application number
KR1019930021825A
Other languages
English (en)
Other versions
KR950013209A (ko
Inventor
권현구
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019930021825A priority Critical patent/KR970006562B1/ko
Priority to JP6252090A priority patent/JPH07162778A/ja
Priority to US08/325,733 priority patent/US5475443A/en
Priority to CN94118679A priority patent/CN1045512C/zh
Publication of KR950013209A publication Critical patent/KR950013209A/ko
Application granted granted Critical
Publication of KR970006562B1 publication Critical patent/KR970006562B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용없음.

Description

영상 기기의 오에스디 장치
제1도는 종래 영상 기기의 오에스디 장치의 개략적인 블럭도.
제2도는 본 발명 영상 기기의 오에스디 장치의 일 실시예를 나타낸 회로도.
제3도는 본 발명에 따라 각 신호 파형을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
20 : 오에스디 부호 22 : 변환부
24 : 제1가산부 26 : 블랭크부
28 : 수평 윤곽 보정부 30 : 제2가산부
32 : 이득 제어부
본 발명은 영상 기기의 오에스디(on screen display; OSD)장치에 관한 것으로, 특히, 경제적으로 오에스디 장치를 구성하기에 적합한 영상 기기의 오에스디 장치에 관한 것이다.
일반적으로, 캠코더(camcorder)에는 수직 윤곽 보정 신호와 수평 윤곽 보정 신호라는 것이 있는데, 그 수직 윤곽 보정 신호는 흑레벨 보다 높은 만큼에 따라 휘도의 밝기로 변한다.
제1도는 종래 영상 기기(예를 들어, 캠코더)의 오에스디 장치의 일 실시예를 나타낸 블럭도로, 원하는 시기에 오에스디를 실시하기 위한 오에스디 블랭크 펄스(OSD blank pulse) 및 오에스디 데이타 펄스를 선택적으로 출력하는 오에스디 제어부(11)와, 휘도 신호를 출력하다가 오에스디 제어부(11)의 오에스디 블랭크 펄스를 인가받을 경우, 오에스디 블랭크 신호를 출력하는 제1스위칭부(12)와, 제1스위칭부(12)의 출력을 인가받아 출력하다가 오에스디 제어부(11)의 오에스디 데이타 펄스를 인가받을 경우, 오에스디 데이타 신호를 출력하는 제2스위칭부(13)로 구성된다.
이와 같이 구성된 종래 기술을 보면, 먼저, 오에스디 제어부(11)는 사용자의 제어를 받아 원하는 시기에 오에스디를 실시하기 위한 오에스디 블랭크 펄스 및 오에스디 데이타 펄스를 선택적으로 출력한다.
다음, 제1스위칭부(12)는 휘도 신호를 출력하다가 오에스디 제어부(11)의 오에스디 블랭크 펄스를 인가 받을 경우, 오에스디를 실시할 화면의 영역을 후 레벨(level)로 설정하기 위한 오에스디 블랭크 신호를 출력한다.
이어, 제2스위칭부(13)는 제1스위칭부(12)의 출력을 인가받아 출력하다가 오에스디 제어부(11)의 오에스디 데이타 펄스를 인가받을 경우, 오에스디 데이타 신호를 출력하여 상기 오에스디 영역에 오에스디가 이루어지도록 한다.
그러나, 이와 같은 종래의 기술에 있어서는 오에스디를 원하는 시기에 실시할 경우, 오에스디 블랭크 신호 및 오에스디 데이타 신호를 각각 선택적으로 출력하기 위한 제1,2스위칭부(12,13)를 실현할 스위칭용 집적 회로(intergrated circuit; IC)가 소요되며, 그 제1,2스위칭부(12,13)를 구동하기 위한 주변 부품으로 인하여 회로가 복잡해지고 부피가 커지므로 영상 기기의 경량화에 많은 저해요인이 된다.
본 발명은 이와 같은 종래의 결점을 해결하기 위하여 안출한 것으로, 오에스디 구현 회로를 간단히 함으로써 경제적으로 오에스디를 실현할 수 있는 영상 기기의 오에스디 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 오에스디의 영역 설정 및 그 영역에 오에스디를 실시하기 위한 오에스디 데이타 신호를 인가받아 그 인가받은 출력을 일정한 크기의 레벨로 변환시키는 변환부와, 오에스디 데이타 신호와 수직 윤곽 보정신호를 가산하는 제1가산부와, 오에스디 블랭크 신호와 휘도 신호를 합성하는 블랭크부와, 휘도 신호를 인가받아 수평 윤곽을 보정하는 수평 윤곽 보정부와, 제1가산부로부터 할 수 있는 휘도 신호를 제2가산부로 구성되는 것을 특징으로 한다.
이하, 이와 같은 본 발명의 일실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제2도를 참조하면, 본 발명 캠코더의 오에스디 장치는 오에스디의 영역 설정 및 그 영역에 오에스디를 실시하기 위한 각 신호를 발생하는 오에스디 신호 발생부(20)와, 오에스디 신호 발생부(20)의 오에스디 데이타의 출력을 인가받아 그 인가받은 출력을 일정 레벨로 만드는 저항(R1-R4)으로 구성된 변환부(22)와, 변환부(22)로부터 출력된 오에스디 데이타와 수직 윤곽 보정 신호를 가산하는 캐패시터(C1)로 구성된 제1가산부(24)와, 오에스디 신호 발생부(20)로부터 출력된 오에스디 블랭크와 휘도 신호를 가산하는 블랭크부(26)와, 휘도 신호를 인가받아 수평 윤곽을 보정하는 수평 윤곽 보정부(28)와, 제1가산부(24), 블랭크부(26) 및 수평 윤곽 보정부(28)로부터 출력된 신호를 합성하는 제2가산부(30)와, 이득 제어부(32)로 구성된다.
제2도에 도시된 오에스디 신호 발생부(20)는 오에스디를 실시하기 위해 오에스디 블랭크 영역을 검게 표시하기 위한 오에스디 블랭크 신호(제3도의 참조번호(2)와 그 오에스디 블랭크 영역에 오에스디를 실시할 오에스디 데이타 신호(제3도의 참조번호(2))와 그 오에스디 블랭크 영역에 오에스디를 실시할 오에스디 데이타 신호(제3도의 참조번호(3))를 발생한다.
다음, 변환부(22)는 저항 (R2,R4)에 의해 전원(Vcc)을 분압하여 오에스디 신호 발생부(20)로부터 출력된 오에스디 데이타 신호를 인가받아 그 오에스디 데이타의 출력 레벨을 일정한 크기의 레벨로 변환시킨다.
이어, 제1가산부(24)의 캐패시터(C1)는 제3도에 도시된 참조번호(4)의 수직 윤곽 보정 신호와 변환부(22)로부터 출력된 오에스디 데이타 신호(제3도의 참조번호(3))를 가산하여 발생된 오에스디 데이타 신호를 제2가산부(30)에 인가한다. 제1가산부(24)로부터 발생된 오에스디 데이타는 제3도의 참조번호(6)에 도시되어 있으며, 수평 윤곽 보정부(28)는 휘도 신호를 인가받아 수평 윤곽을 보정하기 위한 수평 윤곽 보정신호를 제2가산부(30)에 인가한다.
또한, 블랭크부(26)는 오에스디 신호 발생부(20)로부터 발생된 오에스디 블랭크 신호와 휘도 신호를 수신하여 합성한 뒤 그 합성된 휘도 신호를 제2가산부(30)에 인가한다. 오에스디 블랭크 신호와 휘도 신호는 각각 제3도의 참조번호(2)와 (1)에 도시되어 있다. 휘도 신호와 오에스디 신호 발생부(20)의 블랭크 신호는 블랭크부(26)에 입력되며 그 입력되어 합성된 휘도 신호는 오에스디 블랭크할 부분을 커트(cut)하며, 그 커트된 결과는 제3도의 참조번호(5)에 도시되어 있다. 그리고, 블랭크부(26)에서 오에스디 블랭크에 의해 오에스디 블랭크 부분이 커트된 휘도 신호는 제2가산부(30)에 인가된다.
그리고, 제2가산부(30)는, 제1가산부(24)에서 수직 윤곽 보정신호가 오에스디 데이타 신호와 합성되어 변형된 오에스디 데이타 신호와, 수평 윤곽 보정부(28)의 수평 윤곽 보정신호와, 상기한 바와 같이 블랭크부(26)에서 오에스디 블랭크에 의해 오에스디 블랭크 부분이 커트되어 변형된 휘도 신호를 합성하여 이득 제어부(32)에 인가되며, 그 변형된 휘도 신호는 제3도의 참조번호(7)에 도시되어 있다.
다음, 이득 제어부(32)는 제2가산부(30)로부터 출력된 휘도 신호를 일정이득으로 증폭하여 출력한다.
상기한 바와 같이, 본 발명의 향상된 오에스디 장치는 오에스디를 구현하는 회로가 간단할 뿐만 아니라 부품 감소로 인한 비용감소로 오에스디를 경제적으로 실현할 수 있다.

Claims (3)

  1. 오에스디(on screen display : OSD)를 나타내기 위한 영상 기기의 오에스디 장치에 있어서, 오에스디의 영역 설정 및 그 영역에 오에스디를 실시하기 위한 각 신호를 발생하는 오에스디 신호 발생부(20)와; 상기 오에스디 신호 발생부(20)로부터 출력된 상기 오에스디 데이타 신호를 인가받아 그 인가받은 출력을 일정한 크기의 레벨로 변환시키는 변환부(22)와; 상기 변환부(22)로부터의 상기 오에스디 데이타 신호와 수직 윤곽 보정 신호를 가산하는 제1가산부(24)와, 상기 오에스디 신호 발생부(20)로부터 출력된 오에스디 블랭크 신호와 휘도 신호를 합성하는 블랭크부(26)와; 휘도 신호를 인가받아 수평 윤곽을 보정하는 수평 윤곽 보정부(28)와; 상기 제1가산부(24)로부터 출력된 신호와 블랭크부(26)로부터 출력된 신호와 수평 윤곽 보정부(28)로부터 출력된 신호를 가산하여 오에스디 할 수 있는 휘도 신호를 발생하는 제2가산부(30)로 구성된 영상 기기의 오에스디 장치.
  2. 제1항에 있어서, 상기 변환부(22)는 접지에 직렬로 접속되어 전원(Vcc)을 분압하는 저항(R2,R4)을 포함하는 영상 기기의 오에스디 장치.
  3. 제1항에 있어서, 상기 제1가산부(24)는 상기 수직 윤곽 보정 신호에 상기 변환부(22)의 출력신호를 가산하기 위해 캐패시터(C1)를 사용하는 영상 기기의 오에스디 장치.
KR1019930021825A 1993-10-20 1993-10-20 영상 기기의 오에스디 장치 KR970006562B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930021825A KR970006562B1 (ko) 1993-10-20 1993-10-20 영상 기기의 오에스디 장치
JP6252090A JPH07162778A (ja) 1993-10-20 1994-10-18 映像システムのｏｓｄ回路
US08/325,733 US5475443A (en) 1993-10-20 1994-10-19 On-screen display circuit of imaging system
CN94118679A CN1045512C (zh) 1993-10-20 1994-10-20 成像系统的屏幕显示电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021825A KR970006562B1 (ko) 1993-10-20 1993-10-20 영상 기기의 오에스디 장치

Publications (2)

Publication Number Publication Date
KR950013209A KR950013209A (ko) 1995-05-17
KR970006562B1 true KR970006562B1 (ko) 1997-04-29

Family

ID=19366226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021825A KR970006562B1 (ko) 1993-10-20 1993-10-20 영상 기기의 오에스디 장치

Country Status (4)

Country Link
US (1) US5475443A (ko)
JP (1) JPH07162778A (ko)
KR (1) KR970006562B1 (ko)
CN (1) CN1045512C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512553B2 (en) * 1998-08-04 2003-01-28 National Semiconductor Corporation Architecture for a video preamplifier with an on-screen display
EP1187466A1 (en) * 2000-09-08 2002-03-13 Thomson Licensing S.A. Video apparatus using several video signal sources and process for controlling such a video apparatus
TWI404041B (zh) * 2008-12-01 2013-08-01 Mstar Semiconductor Inc 自動調整螢幕上顯示資訊的裝置與方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602646A (en) * 1969-02-10 1971-08-31 Columbia Broadcasting Systems Character contour edger
US4338624A (en) * 1981-01-05 1982-07-06 Zenith Radio Corporation On screen color display

Also Published As

Publication number Publication date
CN1111432A (zh) 1995-11-08
US5475443A (en) 1995-12-12
CN1045512C (zh) 1999-10-06
JPH07162778A (ja) 1995-06-23
KR950013209A (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
CA2326333A1 (en) Image display device
JPH045313B2 (ko)
US6340993B1 (en) Automatic clock phase adjusting device and picture display employing the same
KR970073008A (ko) 텔레비젼 수신기
KR970006562B1 (ko) 영상 기기의 오에스디 장치
US6999098B2 (en) Apparatus for converting floating point values to gamma corrected fixed point values
KR100457043B1 (ko) 윤곽강조회로
KR0123081B1 (ko) 영상 기기의 오에스디 장치
JPS58164390A (ja) 画像表示装置のコントラスト調整回路
JPS5883478A (ja) 受信チヤンネル表示回路
JP2000181407A (ja) 液晶表示装置
JP3247595B2 (ja) 液晶表示映像信号生成装置
KR100457042B1 (ko) 윤곽강조회로
US4875035A (en) Arrangement for the display of processing data by means of pixels on a cathode ray tube
JP2501187B2 (ja) ス−パ−インポ−ズ装置
JPS63276376A (ja) ス−パ−インポ−ズシステム
JP2000056736A (ja) ディスプレイ装置
KR100228728B1 (ko) 영상기기의 윤곽보정회로
KR950007662Y1 (ko) 평판표시장치
JP2605665B2 (ja) 液晶表示装置
KR0162199B1 (ko) 텔레비젼의 휘도보정장치
JP2508941B2 (ja) 映像信号ａ−ｄ変換装置
JPH10187101A (ja) 映像表示装置
JPH09261054A (ja) アナログ／デジタル変換装置
KR940013182A (ko) 음극선관 디스플레이장치의 휘도 및 계조 보정회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee