KR970005934B1 - 모니터의 테스팅 회로 - Google Patents

모니터의 테스팅 회로 Download PDF

Info

Publication number
KR970005934B1
KR970005934B1 KR1019940020238A KR19940020238A KR970005934B1 KR 970005934 B1 KR970005934 B1 KR 970005934B1 KR 1019940020238 A KR1019940020238 A KR 1019940020238A KR 19940020238 A KR19940020238 A KR 19940020238A KR 970005934 B1 KR970005934 B1 KR 970005934B1
Authority
KR
South Korea
Prior art keywords
signal
monitor
video
clamping
output
Prior art date
Application number
KR1019940020238A
Other languages
English (en)
Other versions
KR960008512A (ko
Inventor
윤광수
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019940020238A priority Critical patent/KR970005934B1/ko
Publication of KR960008512A publication Critical patent/KR960008512A/ko
Application granted granted Critical
Publication of KR970005934B1 publication Critical patent/KR970005934B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

내용 없음.

Description

모니터의 테스팅 회로
제1도는 종래의 모니터의 테스팅 회로의 구성을 보인 도면.
제2도는 본 발명에 다른 모니터의 테스팅 회로의 구성을 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 스위칭부 20 : 출력제어부
R11,R12,R21 : 저항 Q11,Q21 : 트랜지스터
C11 : 콘덴서 D21 : 다이오드
본 발명은 모니터에 관한 것으로서, 무신호시 플라이백 펄스가 자동으로 모니터에 인가되어 무신호시에도 화면의 동작상태를 테스팅할 수 있도록 한 모니터의 테스팅 회로에 관한 것이다.
일반적인 모니터의 테스팅 회로는 입력되는 클램핑 신호가 비디오 중폭부 및 클램핑부에 인가되고, 입력되는 클램핑 신호가 무신호인 경우 플라이백 신호가 비디오 증폭부 및 클램핑부에 인가되어 입력되는 클램핑 신호가 없는 경우, 즉 비디오 신호가 없는 경우에도 화면의 정상 상태를 테스팅할 수 있도록 구성된다.
상기와 같은 일반적인 모니터의 테스팅 회로는 제1도에 도시된 바와 같이, 모니터의 정상 모드인 경우 접점(a)(b)로 접속되고, 테스팅 모드인 경우 접점(b)(c)로 접속되는 스위치(SW)로 구성된다.
이와같이 구성된 종래의 모니터의 테스팅 회로에 있어서, 모니터의 정상 모드에는 스위치(SW)가 접점(a)(b)로 접속되어 클램핑 신호(CO)가 도면에 도시되지 않은 비디오 증폭 및 클램핑부에 인가되어 처리된 후 음극선관에 주사된다.
한편, 테스트 모드인 경우 스위치(SW)가 접점(b)(c)에 접속되어 입력되는 플라이백 펄스(FBP)가 비디오 증폭 및 클램핑부에 인가되어 처리된 후 모니터의 화면에 정상 동작하는지를 테스팅하게 된다.
상기와 같은 일반적인 모니터의 테스팅 회로는 모든상태에 따라 스위치를 수동으로 일일이 조작하여야 하는 불편함이 있었다.
따라서, 본 발명은 이와 같은 불편함을 제거하기 위한 것으로서, 본 발명의 목적은 입력되는 동기신호의 유무에 따라 비디오 신호의 유무를 판단하여 클램핑 신호 및 플라이백 펄스가 선택되므로 모니터의 제조공정 시간을 줄일 수 있으며, 작업능률을 향상시킬 수 있는 모니터의 테스팅 회로를 제공하고자 함에 있다.
이와같은 본 발명의 목적은 정상 모드인 경우 입력되는 클램핑 신호가 비디오 증폭 및 클램핑부에 인가되고, 입력되는 비디오 신호가 없는 무신호인 경우 플라이백 펄스가 비디오 증폭 및 클램핑부에 인가되어 비디오 신호가 없는 경우에는 모니터를 정상 동작시키는 모니터에 있어서, 입력되는 동기신호를 적분시킨 후 적부된 동기신호에 의해 스위칭되는 스위칭 수단과, 상기 스위칭 수단에서 출력되는 신호에 따라 플라이백 펄스의 출력이 제어되는 출력 수단이 더 포함된 모니터의 테스팅 회로를 제공함으로써 달성될 수 있다.
이하 본 발명에 따른 모니터의 테스팅 회로의 실시예를 첨부된 도면에 의거하여 보다 상세하게 설명한다.
제2도는 본 발명에 따른 모니터의 테스팅 회로의 구성을 보인 도면으로서, 이에 도시된 바와 같이, 입력되는 동기신호(Hs)를 적분시킨 후 적분된 동기신호에 의해 스위칭되는 스위칭부(10)와, 상기 스위칭부(10)에서 출력되는 신호에 따라 플라이백 펄스(EBP)의 출력이 제어되는 출력제어부(20)와, 상기 출력제어부(20)에서 출력되는 플라이백 펄스(EBP) 또는 클램핑 신호(CO)가 입력되어 처리된 후 도면에 도시되지 않은 음극선관으로 주사되는 비디오 증폭 및 클램핑부(30)로 구성된다.
여기서 상기한 스위칭부(10)는 입력되는 동기신호(Hs)를 적분시키는 저항(R11) 및 콘덴서(C11)와, 저항(R11) 및 콘덴서(C11)에서 출력되는 적분된 동기신호에 의해 스위칭되는 트랜지스터(Q11)와, 트랜지스터(Q11)를 동작시키는 저항(R12)로 구성된다.
또한, 상기한 출력제어부(20)는 상기 스위칭(10)의 저항(R12)의 출력신호를 바이어스시키는 저항(R21)과, 저항(R21)의 출력신호에 의해 스위칭되어 입력되는 플라이백 펄스(EBP)를 비디오 증폭 및 클램핑부(30)에 인가시키는 트랜지스터(Q21)와, 비디오 증폭 및 클램핑부(30)에 인가되는 클램핑신호(CO)가 출력제어부(20)에 인가되는 것을 방지하기 위한 다이오드(D21)로 구성된다.
이와 같이 구성된 본 발명에 따른 모니터의 테스팅 회로에 있어서, 우선정상모드인 경우를 상세하게 설명한다.
정상 모드인 경우 입력되는 비디오 신호의 동기신호(Hs)가 스위칭부(10)의 저항(R11) 및 콘덴서(C11)에 의해 적분되어 정형되고, 정형된 비디오 신호의 동기신호(Hs)는 트랜지스터(Q11)에 고전위 상태로 인가되어 트랜지스터(Q11)가 턴 오프된다.
그리고, 상기 트랜지스터(Q11)가 턴 오프되어 트랜지스터(Q11)에서 출력되는 고전위 상태의 신호는 출력제어부(20)의 저항(R21)를 통해 트랜지스터(Q21)의 베이스측에 인가되어 트랜지스터(Q21)가 턴 온된다.
즉, 상기 트랜지스터(Q21)가 턴 오프되므로, 입력되는 플라이백 펄스(FBP)가 트랜지스터(Q21)에 의해 뮤트되어 입력되는 비디오 신호의 클램핑 신호(CO)가 비디오 증폭 및 클램핑부(30)에 인가되어 처리된 후 도면에 도시되지 않은 모니터에 주사된다. 그때, 입력되는 클램핑 신호(CO)가 트랜지스터(Q21)에 인가되는 것이 다이오드(D21)에 의해 방지된다.
한편, 입력되는 비디오 신호가 없는 무신호인 테스팅 모드인 경우 입력되는 비디오 신호의 동기신호(Hs)가 없으므로 저전위 상태의 동기신호(Hs)가 스위칭부(10)의 트랜지스터(Q11)에 인가되어 트랜지스터(Q11)가 턴 온다.
그리고, 상기 트랜지스터(Q11)의 턴온에 따라 트랜지스터(Q11)에서 출력되는 저전위 상태의 신호는 출력제어부(20)의 저항(R21)를 통해 트랜지스터(Q21)에 인가되어 트랜지스터(Q21)가 턴 오프된다.
즉, 트랜지스터(Q21)이 턴 오프되어 입력되는 플라이백 펄스(FBP)가 비디오 중폭 및 클램핑부(30)에 인가되어 처리된 후 모니터에 인가되어 화면의 정상동작을 테스팅하게 된다.
상기에서 설명한 바와 같이, 본 발명에 따른 모니터의 테스팅 회로에 있어서, 비디오 신호의 동기신호(Hs)가 없으면, 입력되는 플라이백 펄스(FBP)가 비디오 중폭 및 클램핑부(30)에 인가되도록 제어되고, 비디오 신호의 동기신호(Hs)가 있으면, 입력되는 클램핑 신호(CO)가 비디오 증폭 및 클램핑부(30)에 인가되도록 제어된다.
이상에서 설명한 바와 같이, 본 발명에 따른 모니터의 테스팅 회로는 비디오 신호의 동기신호의 유무에 따라 플라이백 펄스 또는 클램핑 신호가 자동으로 절환되므로, 모니터의 제조공정시간을 줄일 수 있으며, 작업능률을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 정상모드인 경우 입력되는 클램핑 신호가 비디오 중폭 및 클램핑부에 인가되고, 입력되는 비디오 신호가 없는 무신호인 경우 플라이백 펄스가 비디오 중폭 및 클램핑부에 인가되어 비디오 신호가 없는 경우에도 모니터를 정상 동작시키는 모니터에 있어서, 입력되는 동기신호를 적분시킨 후 적분된 동기신호에 의해 스위칭되는 스위칭 수단과, 상기 스위칭 수단에서 출력되는 신호에 따라 플라이백 펄스의 출력이 제어되는 출력제어수단이 더 포함됨을 특징으로 하는 모니터의 테스팅 회로.
  2. 제1항에 있어서, 상기 스위칭 수단은 입력되는 동기신호(Hs)를 적분시키는 저항(R11) 및 콘덴서(C11)와, 상기 저항(R11) 및 콘덴서(C11)에서 출력되는 적분된 동기신호에 의해 스위칭되는 트랜지스터(Q11)와, 상기 트랜지스터(Q11)를 동작시키는 저항(R12)로 구성됨을 특징으로하는 모니터의 테스팅 회로.
  3. 제1항에 있어서, 출력제어수단은 상기 스위칭 수단의 저항(R12)의 출력신호를 바이어스시키는 저항(R21)과, 상기 저항(R21)의 출력신호에 의해 스위칭되어 입력되는 플라이백 펄스(FBP)를 비디오 중폭 및 클램핑부(30)에 인가시키는 트랜지스터(Q21)와, 비디오 증폭 및 클램핑부(30)에 인가되는 클램핑 신호(CO)가 출력제어부(20)에 인가되는 것을 방지하기 위한 다이오드(D21)로 구성됨을 특징으로 하는 모니터의 테스팅 회로.
KR1019940020238A 1994-08-17 1994-08-17 모니터의 테스팅 회로 KR970005934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940020238A KR970005934B1 (ko) 1994-08-17 1994-08-17 모니터의 테스팅 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940020238A KR970005934B1 (ko) 1994-08-17 1994-08-17 모니터의 테스팅 회로

Publications (2)

Publication Number Publication Date
KR960008512A KR960008512A (ko) 1996-03-22
KR970005934B1 true KR970005934B1 (ko) 1997-04-22

Family

ID=19390509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020238A KR970005934B1 (ko) 1994-08-17 1994-08-17 모니터의 테스팅 회로

Country Status (1)

Country Link
KR (1) KR970005934B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333494C (zh) * 2002-07-05 2007-08-22 日本压着端子制造株式会社 布线板结构以及连接器制造方法

Also Published As

Publication number Publication date
KR960008512A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
US5255094A (en) Muting circuit for eliminating transient signals generated due to power supply turn-on and turn-off
KR970005934B1 (ko) 모니터의 테스팅 회로
JPH11261922A (ja) ディジタルテレビジョンチュ−ナ
EP1107451A2 (en) Transmission path switching circuit
JP3115612B2 (ja) 増幅回路
US4090146A (en) Clipping indicator circuit for transistor amplifier
KR920003090Y1 (ko) 무신호 입력시 래스터 제거회로
KR930003918Y1 (ko) 멀티비젼용 휘도 조절 장치
JP3567192B2 (ja) 電源ｏｎ時の異常発光除去回路
KR0132822B1 (ko) 중간 주파수 시스템
KR950010581A (ko) 텔레비젼의 스피커를 이용한 외부 오디오 장치의 음성 출력회로
KR950007719Y1 (ko) Tv의 l/l, b/g 자동 절환회로
KR19980047447A (ko) 무선 마이크의 자동 전원차단 장치 및 방법
KR920004812Y1 (ko) 온 스크린용 펄스 신호의 지연회로
KR900006306Y1 (ko) 이 음성씨스템의 음성 트랩 회로
KR890003891Y1 (ko) Vtr 레코딩 모드에서 자동주파수 영역을 벗어난 오디오신호의 뮤팅 회로
KR930004802Y1 (ko) 리플 감소 전원 공급 회로
KR200158593Y1 (ko) 모니터의 내장형 마이크 신호 출력회로
KR970004497Y1 (ko) 모니터의 블루밍 현상 제거회로
KR19980027250U (ko) 모니터의 오디오 신호 뮤트 장치
JPH0878979A (ja) 信号処理装置
KR0147244B1 (ko) 모니터의 비디오 신호 출력 회로
KR900005302B1 (ko) 동작점 바이어스 유지회로
KR100255240B1 (ko) 알람기능을 갖는 텔레비젼
JP2599334B2 (ja) リミッタ回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee