KR970005598B1

KR970005598B1 - 대역확산통신방식의 비동기 디지탈 수신장치

Info

Publication number: KR970005598B1
Application number: KR1019940015259A
Authority: KR
Inventors: 박종현; 김제우
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1994-06-29
Filing date: 1994-06-29
Publication date: 1997-04-18
Also published as: US5729571A; KR960003194A

Abstract

내용 없음.

Description

대역확산통신방식의 비동기 디지탈 수신장치

제1도는 종래의 아나로그 수신시스템의 블럭 구성도.

제2도는 본 발명에 따른 비동기 디지탈 수신시스템의 블럭 구성도.

본 발명은 대역확산통신방식의 통신시스템에 관한 것으로, 특히 대역확산된 수신신호를 디지탈의 신호처리 및 비동기검파(non-coherent detection)와 동기추적 및 초기동기를 통하여 원래의 데이타를 복조(demodulate)하는 시스템에 관한 것이다.

일반적으로 대역확산통신방식의 수신시스템은 제1도에 도시한 바와 같이 구성되어 대역확산된 수신신호를 디지탈 신호처리 및 비동기 검파에 의해 원래의 데이타를 복조한다. 상기 데이타를 복조하는 동작을 제1도에서 살펴보면 다음과 같다.

안테나(101)에 수신된 신호는 증폭기(102)에 의해 증폭되고, BPF(103)를 통과하여 믹서(104)에 의해 반송파 발생기(105)에서 발생된 반송파 신호와 혼합됨으로써 반송파가 제거되어 중간 주파 변환된 후 BPF(106)를 통과한다. 이때 중간주파 발생기(109)는 고주파신호를 중간주파수로 만들기 위해 중간 주파수신호를 발생하여 출력하게 된다. 상기 BPF(106)의 출력신호는 비동기 검파를 수행할 수 있도록 동상루프와 직교상루프로 분리되어 각각 믹서(110, 112)에서 중간주파수 성분이 제거된다. 이때 직교상 루프로 곱하여지는 중간주파 신호는 π/2이상기(111)에 의해 π/2만큼 이상되어 곱하여진다. 이후 상기 동상루프와 직교상루프의 구성은 동일하므로 동상루프를 중심으로 설명한다.

믹서(110)에서 반송파 및 중간주파수 성분이 제거된 I채널 확산신호는 LPF(113)를 통과후 A/D변환기(114)에서 디지탈 신호로 변환되며, 디지탈 변환시의 샘플링레이트는 일반적으로 PN칩 레이트(PNCHIP RATE)의 2배 이상으로 하게된다. 상기 디지탈 신호로 변환된 I채널확산신호는 상관기(115, 116, 117)에서 각각 기준 PN코드 발생기(143)의 출력인 상기 얼리(Early), 펑츄얼(Punctual), 및 래이트(Late) PN코드와 곱하여 역확산 되어진다. 여기서 상기 PN코드 발생기(143)의 출력중 상기 얼리(Early) PN코드는 상기 펑츄얼(Punctual) PN코드보다 1/2 chip(π/2)만큼 위상이 빠른 PN코드이며, 래이트(Late) PN코드는 상기 펑츄얼(Punctual) PN코드보다 1/2 chip(π/2)만큼 위상이 지연된 PN코드이다. 즉 펑츄얼(Punctual) PN코드를 P(t)로 표현하며, 1칩구간(duration)을 Tc라고 표현할 때 얼리(Early), 펑츄얼(Punctual), 및 래이트(Late) PN코드는 각각 하기 (1) (2) (3)식과 같이 표현될 수 있다.

…(1)

Punctual PNcode=P(t) …(2)

…(3)

상기 상관기(115, 116, 117)에서 상관은 1데이타 심볼시간마다 취하는 것이 일반적이며 1데이타 심볼은 PN코드 시퀀스의 한 주기이거나 롱(long) PN코드의 일부분일 수 있다. 상기 상관기(115, 116, 117)로부터 상관을 취해 역확산된 I채널신호는 자승기(118, 119, 120)를 통해 자승되어 출력된다.

또한 믹서(112)에서 반송파 및 중간주파수 성분이 제거된 Q채널 확산신호는 LPF(121)를 통과후 A/D변환기(122)에서 디지탈 신호로 변환되며, 디지탈 변환시의 샘플링레이트는 일반적으로 PN칩 레이트(PN CHIP RATE)의 2배이상으로 하게된다. 상기 디지탈 신호로 변환된 확산신호는 상관기(123, 124, 125)에서 각각 기준 PN코드 발생기(143)의 출력인 상기 얼리(Early), 펑츄얼(Punctual) 및 래이트(Late) PN코드와 곱하여 상관을 취해 역확산 되어진다. 상기 상관기(123, 124, 125)로부터 상관을 취해 역확산된 Q채널신호는 자승기(126, 127, 128)를 통해 자승되어 출력된다. 상기 자승기(118)로부터 출력된 I채널신호와 상기 자승기(126)로부터 출력된 Q채널신호는 가산기(129)에서 가산 출력된다. 상기 가산기(129)로부터 가산 출력된 신호는 스퀘어루트회로(132)에서 비동기의 영향이 보상된 얼리(Early)신호로 생성 출력된다. 상기 자승기(119)로부터 출력된 I채널신호와 상기 자승기(127)로부터 출력된 Q채널신호는 가산기(130)에서 가산 출력된다. 상기 가산기(130)로부터 가산 출력된 신호는 스퀘어루트회로(133)에서 비동기의 영향이 보상된 펑츄얼(Punctual)신호로 생성 출력된다. 상기 자승기(120)로부터 출력된 I채널신호와 상기 자승기(128)로부터 출력된 Q채널신호는 가산기(131)에서 가산 출력된다.

상기 가산기(131)로부터 가산 출력된 신호는 스퀘어루트회로(134)에서 비동기의 영향이 보상된 래이트(Late) 신호로 생성 출력된다. 상기 생성된 얼리(Early)신호, 펑츄얼(Punctual)신호, 래이트(Late)신호 중 초기동기에 관계되는 신호는 펑츄얼(Punctual)신호이고, 동기추적에 관계되는 신호는 얼리(Early)신호 및 래이트(Late)신호이다. 여기서 얼리(Early)신호의 특성을 보면, 먼저 상기 PN코드의 한 주기를 단위로 1데이타 심볼을 확산한 경우에 PN코드의 한 주기동안 상관을 취하며, 상기 얼리(Early)신호는 PN코드의 전형적인 자기상관 특성을 보인다. 그러나 PN코드시퀀스의 일부분에 1데이타 심볼을 확산한 경우에 상관은 데이타 심볼에 해당하는 PN코드시퀀스의 일부분에 대하여 취하므로, 얼리(Early)신호는 전형적인 부분적인 상관특성이 나타남으로 초기동기 및 동기추적을 어렵게 한다. 초기동기는 수신된 PN코드와 기준 PN코드와의 위상을 1칩(Chip)이내로 동기시키는 과정이다. 상기 스퀘어루트회로(133)의 출력인 펑츄얼(Punctual)신호와 설정된 임계치를 비교기(135)에서 비교하여 펑츄얼(Punctual)신호가 설정된 임계치보다 작으면 초기동기가 이루어지지 않았음을 나타낸다. 따라서 비교기(135)로부터 초기동기의 유무신호를 입력하는 클럭제어기(141)에서는 초기동기가 이루어지지 않았을 경우 클럭발생기(142)를 제어하며 PN클럭을 1칩(Chip)만큼 느리게 발생되도록 조정하게 된다. 그러면 상기 1칩만큼 느리게 발생된 PN클럭은 PN코드 발생기(143)으로 인가되므로 1칩만큼 느린 PN코드가 발생되어 상기 상관기(115, 116, 117)로 각각 출력된다. 따라서 상기 상관기(115, 116, 117, 123, 124, 125)에서는 클럭발생부(142)로부터 1칩만큼 느리게 발생된 PN코드와 상기 A/D변환기(114)로부터 출력된 I채널 디지탈 확산신호와 상기 상기 A/D변환기(122)로부터 출력된 Q채널 디지탈 확산신호와 상관 다시 취하게 된다. 그런후 상술한 동작을 반복 수행하여 초기동기가 이루어질 때가지 계속된다.

만약 상기 스퀘어루트회로(133)로부터 출력된 펑츄얼(Punctual)신호가 비교기(135)에서 임계치보다 크면 기준 PN코드와 수신된 확산신호의 위상이 1칩이내로 동기가 맞는 초기동기가 이루어졌음을 나타내고 동기추적 및 기저대역 데이타를 복조하도록 한다. 동기추적은 1칩이내로 동기가 맞은 기준 PN코드의 위상과 수신된 확산신호의 위상을 정확히 일치되도록 조정하는 역할과 계속적으로 상기 두 신호의 위상동기가 잘 유지되도록 하는 역할을 한다. 동기추적을 위해서는 얼리(Early)신호와 래이트(Late) 신호를 가산기(137)에서 가산하게 되는데, 부호가 반대이므로 가산기(137)로부터 출력되는 신호는 감산의 결과가 되어 기준 PN코드와 수신된 확산신호와의 위상차를 반영하는 오차신호가 된다. 상기 가산기(137)로부터 출력된 오차신호는 D/A변환기(138)을 통해 디지탈신호로 변환된다. 상기 디지탈 변환된 오차신호는 루프필터(139)에서 필터링되어 전압제어 발진기(140)로 인가된다. 따라서 상기 전압제어 발진기(140)는 상기 루프필터(139)로부터 필터링된 신호를 받아 발진주파수를 발생하여 클럭제어기(141)로 인가하게 된다. 즉, 상기 스퀘어루트회로(132)로부터 출력된 얼리(Early)신호가 상기 스퀘어루트회로(134)로부터 출력된 래이트(Late)신호보다 크면 수신된 확산신호의 위상이 기준 PN코드의 위상보다 앞서 있으므로 이에 비례하여 클럭발생이(142)의 PN코드를 보다 빨리 발생시켜 수신확산신호와 동기를 유지하도록 한다. 반대로 상기 스퀘어루트회로(131)로부터 출력된 래이트(Late)신호가 상기 스퀘어루트회로(132)로부터 출력된 얼리(Early)신호보다 크면 수신된 확산신호의 위상이 기준 PN코드의 위상보다 뒤지게 되어 상기 클럭발생기(142)의 클럭신호를 느리게 하여 기준 PN코드 발생기(143)로부터 발생되는 기준 PN코드를 보다 느리게 발생하도록 하여 수신확산신호의 동기를 유지하도록 하게 된다. 이와같은 동기추적과정중에도 비교기(135)에서는 계속적으로 동기가 이루어지는가를 검출하게 되는데, 만약 상기 스퀘어루트회로(133)로부터 출력된 펑츄얼(Punctual)신호가 임계치보다 작게 되면 동기추적은 실패 혹은 동기 로스가 일어난 것으로 판단하고 상술한 초기동기 동작을 반복수행하게 된다. 한편 상기와 같은 동작에 의해 초기동기가 이루어지게 되면 복조기(144)에서는 상기 상관기(116)로부터 출력된 I채널 펑츄얼(Punctual)신호와 Q채널 펑츄얼(Punctual)신호를 입력하여 기조대역의 데이타를 복조하게 된다. 상기 복조기(144)로부터 복조 출력된 데이타는 래치(145)에서 상기 클럭 발생기(142)로부터 출력된 데이타 클럭에 동기되어 출력된다. 여기서 데이타 복조방식은 일반적으로 사용되는 BPSK, QPSK, DBPSK, DQPSK 등의 방식을 사용하게 되며, 이는 송신단의 변조방식에 따라 결정된다.

상기와 같은 종래의 비동기 디지탈 대역확산 통신시스템의 수신장치는 다음과 같은 문제점이 있다.

첫번째로 PN코드 시퀀스의 일부분단위로 1데이타 심볼을 확산한 경우 스퀘어루트회로(132, 133,134)로부터 출력된 얼리(Early)신호, 펑츄얼(Punctual)신호, 래이트(Late)신호는 PN코드의 전형적인 자기 상관 특성이 아닌 일부분상관 특성이 나타나게 되며, 이 일부분상관 특성이 나타나는 얼리(Early)신호, 펑츄얼(Punctual)신호, 래이트(Late)신호를 이용하여 초기동기 및 동기추적을 수행하므로 폴스 알람(false alarm)이나 트랙패일(track fail)등과 같은 PN코드 동기화에 문제가 발생되었다.

두번째로 스퀘어루트회로(132, 133, 134)로부터 출력된 얼리(Early)신호, 펑츄얼(Punctual)신호, 래이트(Late)신호중에 초기동기 및 동기여부 확인에 상기 스퀘어루트회로(133)로부터 출력된 펑츄얼(Punctual)신호만을 이용하기 때문에 초기동기시 PN코드서치를 1칩씩하는 경우 송수신 PN코드의 위상이 1칩 이내로 맞았을 경우에도 펑츄얼(Punctual)신호의 변동이 크기때문에 임계치를 매우 정확하게 설정하여 야 하는데 이는 어렵고, 또한 PN코드서치를 1/2칩씩 하는 경우에 펑츄얼(Punctual)신호의 변동이 작아지지만 서치를 1/2씩 하므로 초기동기 시간이 길어지는 문제가 있었다.

세번째로 동기시 펑츄얼(Punctual)신호와 설정된 임계치를 비교하여 동기여부를 판단하게 되는데 무선채널신호는 시시각각으로 변동되기 때문에 설정된 임계치를 사용하여 동기여부를 판단하는 것은 시스템의 성능을 저하시키는 문제가 있었다.

네번째로 동기시 단순히 펑츄얼(Punctual)신호와 설정된 임계치를 비교하여 동기여부를 판단하게 되는데, 실제동기가 맞지 않는 경우 잡음으로 인하여 순간적으로 펑츄얼(Punctual)신호가 임계치보다 커지게 되면 폴스 알람(false alarm)을 발생하며, 실제동기가 맞는 경우에도 잡음으로 인하여 순간적으로 펑츄얼(Punctual)신호가 설정된 임계치보다 낮아지면 폴스 트랙킹 파일(false tracking fail)이 발생될 수 있다.

마지막으로 동기추적 시 가산기(137), D/A변환기(138), 루프필터(139), 전압제어발전기(140)를 이용하여 하게되어 디지탈화 및 소형화하는데 많은 어려움이 있었다.

따라서 본 발명의 목적은 초소형화할 수 있으며 잡음에 의한 오동작을 방지할 수 있는 대역확산통신방식의 수신장치를 제공함에 있다.

본 발명의 다른 목적은 폴스알람이나 트랙킹 패일의 발생을 방지할 수 있는 대역확산통신방식의 수신장치를 제공함에 있다.

본 발명의 다른 목적은 초기동기 시간을 단축할 수 있는 대역확산통신방식의 수신장치를 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 비동기 디지탈 수신시스템의 블럭 구성도로서, 증폭기(202), BPF(203), 반송파발생기(205), 믹서(204), BPF(206)로 구성되어 수신신호에서 반송파를 제거하여 중간주파로 변환하는 수신부(302)와, 중간주파수 신호를 발생하는 중간주파발진기(207)와, 믹서(210), 저역통과필터(Loss Pass Filter : 이하 LPF라 함)(213)와 A/D(Analog-to-Digital)변화기(215)로 구성되어 상기 중간 주파변환된 신호를 상기 발생된 중간주파신호와 혼합하여 중간주파수성분을 제거하고 동상(in-phase)성분을 추출한 후 디지탈 변환된 확산신호를 출력하는 동상변환부(304)와, 소정제어에 의해 기준 PN코드를 발생하는 PN로드발생부(249)와, 상관기(217), 자승기(223)로 구성되어 상기 동상변환부(304)의 디지탈 변환된 확산신호를 상기 PN코드 발생기(248)로부터 발생된 PN 얼리(Early)코드와 상관을 취해 제곱하여 얼리신호를 출력하는 동상 얼리루프(308)와, 상관기(218), 자승기(224)로 구성되어 상기 동상변환부(304)의 디지탈 변환된 확산신호를 상기 PN코드 발생기(248)로부터 발생된 PN펑츄얼(Punctual)코드와 상관을 취해 제곱하여 펑츄얼신호를 출력하는 동상 펑츄얼루프(310)와, 상관기(219), 자승기(225)로 구성되어 상기 동상변환부(304)의 디지탈 변환된 확산신호를 상기 PN코드 발생기(248)로부터 발생된 PN래이트(Late)코드와 상관을 취해 제곱하여 래이트신호를 출력하는 동상 래이트루프(312)와, π/2이상기(211), 믹서(212), LPF(214), A/D변환기(216)로 구성되어 상기 중간주파변환된 신호를 상기 π/2만큼 이상된 중간주파신호와 혼합하여 중간주파수성분을 제거하고 직교상(quardrature-phase)성분을 추출하여 디지탈 변환된 확산신호를 출력하는 직교상변환부(306)와, 상관기(220), 자승기(226)로 구성되어 상기 직교상변환부(306)의 디지탈 변환된 확산신호틀 상기 PN코드 발생기(248)로부터 발생된 PN얼리(Early)코드와 상관을 취해 제곱하여 얼리신호를 출력하는 직교상 얼리루프(314)와, 상관기(221), 자승기(227)로 구성되어 상기 직교상변환부(306)의 디지탈 변환된 확산신호를 상기 PN코드 발생기(248)로부터 발생된 PN펑츄얼(Punctual)코드와 상관을 취해 제곱하여 펑츄얼신호를 출력하는 직교상 펑츄얼루프(316)와, 상관기(222), 자승기(228)로 구성되어 상기 직교상변환부(306)의 디지탈 변환된 확산신호를 상기 PN코드 발생기(248)로부터 발생된 PN래이트(Late)코드와 상관을 취해 제곱하여 래이트신호를 출력하는 직교상 래이트루프(318)와, 상기 동상 얼리루프(308)와 직교상 얼리루프(314)의 검출된 신호를 가산하는 가산기(229)와, 상기 가산기(229)의 출력신호를 입력하여 비동기영향이 보상된 얼리신호를 출력하는 제1스퀘어루트회로(232)와, 상기 가산기(230)의 출력신호를 입력하여 비동기 영향이 보상된 펑츄얼신호를 출력하는 제2스퀘어루트회로(233)와, 상기 가산기(231)의 출력신호를 입력하여 비동기 영향이 보상된 래이트신호를 출력하는 제3스퀘어루트회로(234)와, 상기 제1스퀘어루트회로(232)로부터 비동기 영향이 보상된 얼리신호를 평균을 치해 스무싱 상관특성을 갖는 신호를 출력하는 제1평균기(235)와, 상기 제2스퀘어루트회로(233)로부터 비동기 영향이 보상된 펑츄얼신호를 평균을 취해 스무싱 상관특성을 갖는 신호를 출력하는 제2평균기(236)와 상기 제3스퀘어루트회로(234)로부터 비동기 영향이 보상된 래이트신호를 평균을 취해 스무싱 상관특성을 갖는 신호를 출력하는 제3평균기(237)와, 상기 동상변환부(304)로부터 출력된 동상 디지탈 확산신호와 상기 직교상 변환부(306)로부터 출력된 직교상 디지탈 확산신호를 입력하여 상기 PN코드 발생부(258)로부터 발생된 펑츄얼코드에 의해 적응적으로 가변 임계치를 발생하는 적응임계치 제어부(249)와, 비교기(238-240), 오아게이트(241), 동기검출기(242)로 구성되어 상기 제1-제3평균기(235-237)로부터 각각 출력된 평균값을 입력하여 상기 적응 임계치 제어부(249)로부터 출력된 가변 임계치와 비교하여 초기동기 유무를 검출하는 초기동부 검출부(320)와, 가산기(243), 스케일러(244), 비교기(245)로 구성되어 상기 제1, 제3평균기(235, 237)로부터 출력된 얼리신호 평균값 및 래이트신호 평균값과 상기 적응임계치 제어부(249)로부터 출력된 가변 임계치를 입력하여 상기 얼리신호 평균값 및 래이트신호 평균값의 차신호를 발생하고, 동기추적 제어신호를 발생하는 동기추적 제어부(322)와, 상기 초기동기 검출부(320)로부터 초기동기 유무검출신호와 상기 동기추적제어부(322)로부터 출력된 얼리신호 평균값 및 래이트신호 평균값의 차신호와 동기추적 제어신호를 입력받아 클럭발생 제어신호를 출력하는 클럭제어기(246)와, 상기 클럭제어부(246)로부터 출력된 클럭제어신호에 의해 PN클럭을 발생하는 클럭발생기(247)와, 상기 클럭발생부(247)로부터 발생된 PN클럭신호를 입력하여 PN얼리코드, PN펑츄얼코드, PN래이트코드를 발생하는 기준 PN코드 발생기(248)로 구성되어 있다.

상기 동상 펑츄얼루프(310)로부터 상관을 취한 동상의 펑츄얼신호와 직교상 펑츄얼루프(316)로부터 상관을 취한 직교상의 펑츄얼신호를 비동기검파하여 원래의 데이타로 복조하는 복조기(250)와, 상기 복조기(250)로부터 복조 출력된 데이타를 입력하여 상기 클럭발생기(247)로부터 발생된 데이타 클럭에 동기시켜 출력하는 래치(251)로 구성된다.

제3도는 본 발명에 따른 동기검출 상태도이다.

상술한 제2도 및 제3도를 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.

안테나(201)에 수신된 신호는 증폭기(202)에 의해 증폭되고, BPF(203)를 통과하여 믹서(204)에 의해 반송파 발생기(205)에서 발생된 반송파 신호와 혼합됨으로써 반송파가 제거되어 중간 주파 변환된 후 BPF(206)을 통과한다. 이때 중간주파 발생기(207)는 고주파신호를 중간주파수로 만들기 위해 중간 주파수 신호를 발생하여 출력하게 된다. 상기 BPF(206)의 출력신호는 비동기 검파를 수행할 수 있도록 동상루프와 직교상루프로 분리되어 각각 믹서(210, 212)에서 중간주파수 성분이 제거된다. 이때 직교상루프로 곱하여지는 중간주파 신호를 π/2이상기(211)에 의해 π/2만큼 이상되어 곱하여진다. 이후 상기 동상루프와 직교상루프의 구성은 동일하므로 동상루프를 중심으로 설명한다.

믹서(210)에서 반송파 및 중간주파수 성분이 제거된 I채널 확산신호는 LPF(213)를 통과후 A/D변환기(215)에서 디지탈 신호로 변환되며, 디지탈 변환시의 샘플링레이트는 일반적으로 PN칩 레이트(PN CHIP RATE)의 2배이상으로 하게된다. 상기 디지탈 신호로 변환된 I채널확산신호는 상관기(217, 218, 219)에서 각각 기준 PN코드 발생기(248)의 출력인 상기 얼리(Early), 펑츄얼(Punctual), 및 래이트(Late) PN코드와 곱하여 역확산 되어진다. 여기서 상기 PN코드 발생기(248)의 출력중 상기 얼리(Early) PN코드는 상기 펑츄얼(Punctual) PN코드보다 1/2 chip(π/2)만큼 위상이 빠른 PN코드이며, 래이트(Late) PN코드는 상기 펑츄얼(Punctual) PN코드보다 1/2 chip(π/2)만큼 위상이 지연된 PN코드이다.

상기 상관기(217, 218, 219)에서 상관은 1데이타 심볼시간마다 취하는 것이 일반적이며 1데이타 심볼은 PN코드 시퀀스의 한 주기이거나 롱(long) PN코드의 일부분일 수 있다. 상기 상관기(115, 116, 117)로부터 상관을 취해 역확산된 I채널신호는 자승기(223, 224, 225)를 통해 자승되어 출력된다.

또한 믹서(212)에서 반송파 및 중간주파수 성분이 제거된 Q채널 확산신호는 LPF(214)를 통과후 A/D변환기(216)에서 디지탈 신호로 변환되며, 디지탈 변환시의 샘플링레이트는 일반적으로 PN칩 레이트(PN CHIP RATE)의 2배이상으로 하게된다. 상기 디지탈 신호로 변환된 확산신호는 상관기(220, 221, 222)에서 각각 기준 PN코드 발생기(248)의 출력인 상기 얼리(Early), 펑츄얼(Punctual), 및 래이트(Late) PN코드와 곱하여 상관을 취해 역확산 되어진다. 상기 상관기(220, 221, 222)로부터 상관을 취해 역확산된 Q채널신호는 자승기(226, 227, 228)를 통해 자승되어 출력된다. 상기 자승기(223)로부터 출력된 I채널신호와 상기 자승기(226)로부터 출력된 Q채널신호는 가산기(229)에서 가산 출력된다. 상기 가산기(229)로부터 가산 출력된 신호는 제1스퀘어루트회로(232)에서 비동기의 영향이 보상된 얼리(Early)신호로 생성 출력된다. 상기 자승기(224)로부터 출력된 I채널신호와 상기 자승기(227)로부터 출력된 Q채널신호는 가산기(230)에서 가산 출력된다. 상기 가산기(230)로부터 가산 출력된 신호는 제2스퀘어루트회로(233)에서 비동기의 영향이 보상된 펑츄얼(Punctual)신호로 생성 출력된다. 상기 자승기(225)로부터 출력된 I채널신호와 상기 자승기(228)로부터 출력된 Q채널신호는 가산기(231)에서 가산 출력된다. 상기 가산기(231)로부터 가산 출력된 신호는 제3스퀘어루트회로(234)에서 비동기의 영향이 보상된 래이트(Late)신호로 생성 출력된다. 상기 생성된 얼리(Early)신호, 펑츄얼(Punctual)신호, 래이트(Late)신호중 초기동기에 관계되는 신호는 펑츄얼(Punctual)신호이고, 동기추적에 관계되는 신호는 얼리(Early)신호 및 래이트(Late)신호이다. 여기서 얼리(Early)신호의 특성을 보면, 먼저 상기 PN코드의 한 주기를 단위로 1데이타 심볼을 확산한 경우에 PN코드의 한 주기동안 상관을 취하며, 상기 얼리(Early)신호는 PN코드의 전형적인 자기상관 특성을 보인다. 그러나 PN코드 시퀀스의 일부분에 1데이타 심볼을 확산한 경우에 상관은 1데이타 심볼에 해당하는 PN코드 시퀀스의 일부분에 대하여 취하므로, 얼리(Early)신호는 전형적인 부분적인 상관특성이 나타남으로 초기동기 및 동기추적을 어렵게 한다.

본 발명에서 초기동기 및 동기추적시 위와같은 일부분 상관특성으로 인한 영향을 보상하기 위하여 제1-제3평균기(235, 236, 237)는 상기 제1-제3스퀘어루트회로(232, 233, 234)로부터 출력된 얼리신호, 펑츄얼신호, 래이트신호를 입력받아 각각 평균을 취하여 일부분상관 특성을 스무싱(Smoothing)시킨 얼리신호, 펑츄얼신호, 래이트신호를 출력한다. 이때 적응 임계치 제어부(249)에서는 상기 A/D변환기(215)로부터 디지탈 변환된 동상 확산신호와 상기 A/D변환기(216)로부터 디지탈 변환된 직교상 확산 신호와 소정의 PN펑츄얼코드를 입력하여 적응적으로 가변 임계치값을 발생하여 출력한다. 그리고 상기 스무싱된 상관특성은 PN코드 시퀀스의 전형적인 특성을 보이므로 이를 이용하여 초기동상 및 동기추적을 보다 효과적으로 수행할 수 있다.

그리고 초기동기는 수신된 PN코드와 기준 PN코드와의 위상을 1칩(Chip)이내로 동기시키는 과정이다. 기존방식에서는 상기 펑츄얼(Punctual)신호와 설정된 임계치를 비교하여 펑츄얼(Punctual)신호가 설정된 임계치보다 작으면 초기동기가 이루어지지 않았음을 나타냈다. 따라서 펑츄얼신호만을 이용하면 초기동기를 위해서 PN코드 서치를 1칩씩하는 경우 펑츄얼신호의 변동이 매우 크게되어 비교할 적절한 임계치값을 설정하기가 매우 어렵다. 또한 PN코드서치를 1/2씩하는 경우에 임계치값 설정문제는 보다 쉬우나 1/2씩 서치를 수행하므로 초기동기에 소요되는 시간이 길어진다. 본 발명에서는 초기동기 시간이 길어지는 것을 해결하기 위해 평균된 얼리, 펑츄얼, 래이트신호를 가변 임계치와 비교하여 초기동기를 검출한다. 즉, 비교기(238, 239, 240)는 상기 평균기(135, 236, 237)로부터 평균값을 취한 얼리, 펑츄얼, 래이트신호와 상기 적응 임계치 제어부(249)로부터 출력된 가변임계치와 비교하여 오아게이트(241)로 출력한다. 이때 상기 얼리, 펑츄얼, 래이트신호중 한 신호라도 가변임계치보다 크게되면 상기 오아게이트(241)는 HIT신호를 출력한다. 즉 상기 HIT신호는 얼리, 펑츄얼, 래이트신호중 한 신호 이상이 상기 적응임계치 제어부(249)로부터 발생된 임계치보다 큰것을 의미하고 이는 곧 수신된 부분 PN코드와 기준 부분 PN코드시퀀스가 1칩이내로 일치함을 의미한다. 상기와 같은 얼리, 펑츄얼, 래이트신호를 이용하여 초기동기를 수행하면 PN코드 서치를 1칩씩 하더라도 실제로는 1/2칩씩 PN코드 서치하는 효과를 얻을 수 있다.

또한 이 경우 1칩씩 PN코드 서치를 수행하므로 초기동기 시간을 비교적 빨리 이룰 수 있고 1칩이내로 PN동기가 이루어졌을 때 임계치와 비교되어질 얼리, 펑츄얼, 래이트신호의 변화는 상대적으로 작으므로 임계치 설정을 상대적으로 쉽게 구현할 수 있도록 한다.

한편 본 발명에서는 1칩이내로 동기가 맞았을 때 HIT신호를 곧바로 초기동기가 이루어진 것으로 판단하지 않고 별도의 히스테리시스를 갖는 동기검출기(242)에 의해 폴스(false alarm)이나 폴스 트랙킹 패일(false tracking fil)을 방지하도록 하였다. 즉, 동기검출부(242)에서는 노이즈로 인한 영향 때문에 실제 PN동기 1칩이내로 맞지 않았음에도 불구하고 상기 오아게이트(241)로부터 HIT신호가 출력되면 초기동기가 이루어진 것으로 판단하는 것을 방지하거나 혹은 트랙킹 수행시 실제 PN코드동기가 1칩 이내로 이루어져 있음에도 불구하고 노이즈 등으로 인한 영향으로 인하여 HIT신호가 발생하지 않아 트랙킹 패일이 일어난 것으로 판단하는 것을 방지하는 역할을 한다. 이를 위해서 히스테리시스를 갖는 동기검출기(242)는 제3도에 도시된 동기검출 상태도와 같이 초기동기시에 HIT신호가 반복적으로 발생하여 최종 상태 Sn에 도달하여야만 초기동기가 이루어진 것으로 간주한다. 그러나 동기가 이루어지고 트랙킹시에는 NO HIT신호가 발생하여 초기상태 So에 도달하여 동기 패일(Sync fail)이 일어난 것을 결정하는 방식에는 제3도(3A)와 같은 스텝(STEP)-바이(BY)-스텝업(STEP UP)방식, 스텝(STEP)-바이(BY)-스텝다운(STEP DOWN)방식과 제3도(3B)와 같은 스텝(STEP)-바이(BY)-스텝다운(STEP UP)방식, 점프다운(JUMPED DOWN)방식이 있다. 제3도(3A)의 방식은 NO HIT신호가 발생하면 단계적으로 상태를 천이하여 상태 So에 도달하는 반면 제3도(3B)의 방식은 상태 Sn에서 NO HIT신호가 발생하면 일단 임의의 상태(예를들어 S3)로 점프하여 천이하고 계속해서 NO HIT 신호가 발생하면 단계적으로 상태를 천이하여 상태 So에 도달하게 된다. 상기와 같이 제3도(3A)의 방식이나 제3도(3B)의 방식을 사용하여 초기동기 및 동기추적을 행하면 히스테리시스를 갖고 있으므로 폴스 알람(false alarm)이나 폴스 트랙킹 패일(false tracking fail)과 같은 문제를 해결할 수 있다.

초기동기는 수신된 확산신호와 기준 PN코드의 위상이 연속적으로 1치1이내로 일치하면 상기 동기검출기(242)의 출력은 하이상태 즉, ACQ신호를 발생한다. 따라서 초기동기가 이루어진 것으로 판단하고 동기추적 제어부(322) 및 데이타 복조부(250)를 동작시킨다.

동기추적은 1칩이내로 동기가 맞은 기준 PN코드의 위상과 수신된 확산신호의 위상을 정확히 일치하도록 조정하는 역할과 계속적으로 상기 두 신호의 위상동기가 잘 유지되도록 하는 역할을 한다. 동기추적을 위해서는 상기 제1평균기(235)로부터 출력된 얼리신호와 상기 제3평균기(237)로부터 출력된 래이트신호를 이용하는데, 이들 두신호를 가산기(243)에서 가산하여 기준 PN코드와 수신된 확신호와의 위상차를 반영하는 오차신호를 출력한다. 이때 상기 가산기(243)로부터 출력된 오차신호는 클럭제어기(246)를 제어하여 동기 추적을 수행한다. 그리고 상기 가산기(243)로부터 출력된 오차신호는 스캐일러(244)에서 적절한 스켈링 팩터를 갖도록 스케일링되어 출력된다. 상기 스케일러(244)로부터 스케일링 출력된 오차신호는 상기 비교기(245)로 인가되어 상기 비교기(245)에서 상기 적응 임계치 제어부(249)로부터 발생된 임계치와 비교되어 클럭제어기(246)를 제어한다. 상기 클럭제어기(246)는 초기동기 및 동기추적 시동기검출기(242)의 초기동기 검출신호와 상기 비교기(245)의 출력신호를 이용하여 클럭발생기(247)를 제어하여 수신된 확산신호와 기준 PN코드의 위상이 동기가 맞도록 클럭을 조정한다. 초기 동기 시 클럭제어기(246)는 매 부분상관 시작시 PN클럭발생을 1클럭 느리게 발생되도록 상기 클럭발생기(247)를 제어한다. 상기 클럭발생기(247)는 동기추적시 얼리신호가 래이트신호보다 크고, 상기 스케일러(244)의 출력이 임계치보다 크면 수신된 확산신호의 위상이 기준 PN코드 위상보다 앞서있는 것으로 간주하고, 기준 PN코드발생기(248)의 클럭보다 빠르게 발생되도록 클럭발생기(247)를 제어하여 수신된 확산신호와 동기를 맞추도록 한다. 반대로 상기 래이트신호가 얼리신호보다 크고 스케일러(244)의 출력이 임계치보다 크면 수신확산신호의 위상이 기분 PN코드 위상보다 뒤져 있는 것으로 간주하고 기준 PN코드 발생기(248)의 클럭을 보다 느리게 발생되도록 클럭발생기(247)을 제어한다. 그러나 동기추적 시 상기 두조건을 만족하지 않으면 클릭제어기(246)는 수신된 확산신호와 기준 PN코드의 위상이 동기가 맞은 것으로 간주하여 PN클럭의 위상을 그대로 유지하도록 클럭발생기(247)를 제어한다.

한편 동기추적 과정중에도 동기검출기(242)의 출력은 계속적으로 검출되고 만약 상기 동기검출기(242)이 출력이 로직로우가 되면 동기추적 실패 혹은 동기로스가 일어난 것으로 간주하고 상술한 초기동기 및 동기추적과정의 동작을 반복 수행한다.

이와같이 초기 동기 및 동기추적이 이루어지면 데이타 복조기(250)에서는 상기 상관기(218)로부터 출력된 동상 펑츄얼신호와 상기 상관기(221)로부터 출력된 직교상 펑츄얼신호를 이용하여 기저대역 데이타로 복조하여 출력한다. 상기 데이타 복조기(250)로부터 복조된 데이타는 래치(251)에서 상기 클럭발생기(247)로부터 출력된 클럭신호에 동기를 맞추어 출력한다.

상술한 바와 같이 본 발명은 반송파 및 중간주파수가 제거된 이후의 신호는 모두 디지탈로 처리함으써 시스템의 초소형화가 가능해지며 잡음에 의한 오동작을 방지하여 신뢰성을 향상시키며, 또한 펑츄얼 신호의 변동에 따른 임계치를 설정하여 얼리, 펑츄얼, 래이트신호와 각각 비교하여 초기동기를 이루게 함으로 초기동기 시간을 단축시킬 수 있는 이점이 있다.

Claims

수신신호에서 반송파를 제거하여 중간주파변환하는 수신수단을 구비한 대역확산통신방식의 수신장치에 있어서, 중간주파수 신호를 발생하는 중간주파발진수단과, 상기 중간주파 변환된 신호를 상기 발생된 중간주파신호와 혼합하여 중간주파수성분을 제거하고 동상(in-phase)성분을 추출한 후 디지탈 변환된 확산신호를 출력하는 동상변환수단과, 소정제어에 의해 기준PN코드를 발생하는 PN코드발생수단과, 상기 동상변환수단의 디지탈 변환된 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN얼리코드, PN펑츄얼코드, PN래이트코드와 상관을 취해 제곱하여 얼리, 펑츄얼, 래이트신호를 각각 출력하는 동상루프수단과, 상기 중간주파변환된 신호를 상기 π/2만큼 이상된 중간주파신호와 혼합하여 중간주파수성분을 제거하고 직교상성분을 추출하여 디지탈 확산신호를 출력하는 직교상변환수단과, 상기 직교상변환수단의 디지탈 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN얼리코드, PN펑츄얼코드, PN래이트코드와 상관을 취해 제곱하여 직교상 얼리, 펑츄얼, 래이트신호를 각각 출력하는 직교상 루프수단과, 상기 동상루프수단의 출력인 얼리신호, 펑츄얼신호, 래이트신호와 직교상 루프수단의 출력인 직교상 얼리신호, 펑츄얼신호, 래이트신호를 각각 입력하여 상기 얼리신호, 펑츄얼신호, 래이트신호의 상관 특성을 보상하여 출력하는 상관특성 보상수단과, 상기 동상변환수단으로부터 출력된 디지탈 확산신호와 상기 직교상변환수단으로부터 출력된 직교상 디지탈 확산신호를 입력하여 상기 PN코드 발생수단으로부터 발생된 펑츄얼코드에 의해 적응적으로 가변 임계치를 발생하는 적응임계치 제어수단, 상기 상관특성 보상수단으로부터 상관특성이 보상된 얼리신호, 펑츄얼신호, 래이트신호를 입력하여 상기 적응 임계치 제어수단으로부터 출력된 가변 임계치와 비교하여 초기동기 유무를 검출하는 초기동기 검출수단과, 상기 상관특성 보상수단으로부터 상관특성이 보상된 얼리신호, 펑츄얼신호, 래이트신호와 상기 적응 임계치 제어수단으로부터 출력된 가변 임계치와 각각 비교하여 상기 얼리신호 평균값 및 래이트신호 평균값의 차신호를 발생하고, 동기추적 제어신호를 발생하는 동기추적 제어수단과, 상기 초기동기 검출수단으로부터 초기동기 검출신호와 상기 동기추적 제어수단으로부터 출력된 얼리신호 평균값 및 래이트신호 평균값의 차신호와 동기추적 제어신호를 입력받아 클럭발생 제어신호를 출력하는 클럭제어 수단과, 상기 클럭제어수단으로부터 출력된 클럭제어신호에 의해 PN클럭을 발생하는 클럭발생수단과, 상기 클럭발생수단으로부터 발생된 PN클럭신호를 입력하여 PN얼리코드, PN펑츄얼코드, PN래이트코드를 발생하는 기준 PN코드 발생수단과, 상기 동상 펑츄얼루프수단으로부터 상관을 취한 동상의 펑츄얼신호와 직교상 펑츄얼루프수단으로부터 상관을 취한 직교상의 펑츄얼신호를 비동기 검파하여 원래의 데이터로 복조하는 복조기로 구성함을 특징으로 하는 대역확산 시스템의 비동기 디지탈 수신장치.
제1항에 있어서, 상기 상관특성 보상수단은, 상기 동상 얼리루프수단과 직교상 얼리루프수단으로부터 출력된 신호를 입력하여 가산하는 가산기(229)와, 상기 가산기(229)의 출력신호를 입력하여 비동기 영향이 보상된 얼리신호를 출력하는 제1스퀘어루트회로(232)와, 상기 가산기(230)의 출력신호를 입력하여 비동기 영향이 보상된 펑츄얼신호를 출력하는 제2스퀘어루트회로(233)와, 상기 가산기(231)의 출력신호를 입력하여 비동기 영향이 보상된 래이트신호를 출력하는 제3스퀘어루트회로(234)와, 상기 제1스퀘어루트회로(232)로부터 비동기 영향이 보상된 얼리신호를 평균을 취해 스무싱 상관특성을 갖는 신호를 출력하는 제1평균기(235)와, 상기 제2스퀘어루트회로(233)로부터 비동기 영향이 보상된 펑츄얼신호를 평균을 취해 스무싱 상관특성을 갖는 신호를 출력하는 제2평균기(236)와, 상기 제3스퀘어루트회로(234)로부터 비동기 영향이 보상된 래이트신호를 평균을 취해 스무싱 상관특성을 갖는 신호를 출력하는 제3평균기(237)로 구성함을 특징으로 하는 대역확산 통신시스템의 비동기 디지탈 수신장치.
제2항에 있어서, 상기 초기동기 검출수단은, 상기 제1-제3평균기(235, 236, 237)로부터 출력된 얼리신호, 펑츄얼신호, 래이트신호를 각각 입력하여 상기 적응 임계치 제어수단으로부터 출력된 임계치와 비교하여 초기동기 여부를 판단하는 비교수단과, 상기 비교수단으로부터 판단된 초기동기 판단신호를 입력하여 노이즈에 의한 초기동기신호를 검출하여 정호가한 초기동기 판단신호를 출력하는 동기검출수단으로 이루어짐을 특징으로 하는 대역확산 통신시스템의 비동기 디지탈 수신장치.
제2항에 있어서, 상기 동기추적 제어수단은, 상기 제1평균기(235)로부터 출력된 얼리신호와 상기 제3평균기(237)로부터 출력된 래이트신호를 가산하여 기준 PN코드와 수신된 확신호와의 위상차를 반영하는 오차신호를 출력하는 가산기(243)와, 상기 가산기(243)로부터 출력된 오차신호를 입력하여 적절한 스켈링 팩터를 갖도록 스케일링 출력하는 스캐일러(244)와, 상기 스케일러(244)로부터 스케일링 출력된 오차신호와 상기 적응 임계치 제어부(249)로부터 발생된 임계치와 비교하여 클럭조정신호를 출력하는 비교기(245)로 구성함을 특징으로 하는 대역확산 통신시스템의 비동기 디지탈 수신장치.
수신신호에서 반송파를 제거하여 중간주파변환하는 수신수단을 구비한 대역확산통신방식의 수신장치에 있어서, 중간주파수 신호를 발생하는 중간주파발진수단, 상기 중간주파 변환된 신호를 상기 발생된 중간주파신호와 혼합하여 중간주파수성분을 제거하고 동상성분을 추출한 후 디지탈 변환된 확산신호를 출력하는 동상변환수단과, 소정제어에 의해 기준PN코드를 발생하는 PN코드발생수단과, 상기 동상변환수단의 디지탈 변환된 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN얼리코드와 상관을 취해 제곱하여 얼리신호를 출력하는 동상 얼리루프수단과, 상기 동상변환수단의 디지탈 변환된 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN펑츄얼코드와 상관을 취해 제곱하여 펑츄얼신호를 출력하는 동상 펑츄얼루프수단과, 상기 동상변환수단의 디지탈 변환된 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN래이트코드와 상관을 취해 제곱하여 래이트신호를 출력하는 동상 래이트루프수단과, 상기 중간주파변환된 신호를 상기 π/2만큼 이상된 중간주파신호와 혼합하여 중간주파수 성분을 제거하고 직교상 성분을 추출하여 디지탈 확산신호를 출력하는 직교상변환수단과, 상기 직교상변환수단의 디지탈 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN얼리코드와 상관을 취해 제곱하여 직교상 얼리신호를 출력하는 직교상 얼리루프수단과, 상기 직교상변환수단의 디지탈 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN펑츄얼코드와 상관을 취해 제곱하여 직교상 펑츄얼신호를 출력하는 직교상 펑츄얼루프수단과, 상기 직교상변환수단의 디지탈 변환된 확산신호를 상기 PN코드 발생수단으로부터 발생된 PN래이코드와 상관을 취해 제곱하여 직교상 래이트신호를 출력하는 직교상 래이트루프수단과, 상기 동상 얼리루프수단과 직교상 얼리루프수단의 출력인 얼리신호와, 상기 동상펑츄얼루프수단과 직교상 펑츄얼수단의 출력인 펑츄얼신호와, 상기 동상 래이트루프수단과 상기 직교상 얼리루프수단의 출력인 래이트신호를 각각 입력하여 상기 얼리신호, 펑츄얼신호, 래이트신호의 상관특성을 보상하여 출력하는 상관특성 보상수단과, 상기 동상변환수단으로부터 출력된 동상 디지탈 확산신호와 상기 직교상변환수단으로부터 출력된 직교상 디지탈 확산신호를 입력하여 상기 PN코드 발생수단으로부터 발생된 펑츄얼코드에 의해 적응적으로 가변 임계치를 발생하는 적응임계치 제어수단, 상기 상관특성 보상수단으로부터 상관특성이 보상된 얼리신호, 펑츄얼신호, 래이트신호를 입력하여 상기 적응 임계치 제어수단으로부터 출력된 가변임계치와 비교하여 초기동기 유무를 검출하는 초기동기 검출수단과, 상기 상관특성 보상수단으로부터 상관특성이 보상된 얼리신호, 펑츄얼신호, 래이트신호와 상기 적응임계치 제어수단으로부터 출력된 가변 임계치와 각각 비교하여 상기 얼리신호 평균값 및 래이트신호 평균값의 차신호를 발생하고, 동기추적 제어신호틀 발생하는 동기추적 제어수단과, 상기 초기동기 검출수단으로부터 초기동기 검출신호와 상기 동기추적 제어수단으로부터 출력된 얼리신호 평균값 및 래이트신호 평균값의 차신호와 동기추적 제어신호를 입력받아 클럭발생 제어신호를 출력하는 클럭제어 수단과, 상기 클럭제어수단으로부터 출력된 클럭제어신호에 의해 PN클럭을 발생하는 클럭발생수단과, 상기 클럭발생수단으로부터 발생된 PN클럭신호를 입력하여 PN얼리코드, PN펑츄얼코드, PN래이트코드를 발생하는 기준 PN코드 발생수단과, 상기 동상 펑츄얼루프수단으로부터 상관을 취한 동상의 펑츄얼신호와 직교상 펑츄얼루프수단으로부터 상관을 취한 직교상의 펑츄얼신호를 비동기 검파하여 원래의 데이타로 복조하복조기로 구성함을 특징으로 하는 대역확산 시스템의 비동기 디지탈 수신장치.
제5항에 있어서 상기 상관특성 보상수단은, 상기 동상 얼리루프수단과 직교상 얼리루프수단으로부터 출력된 신호를 입력하여 가산하는 가산기(229)와, 상기 가산기(229)의 출력신호를 입력하여 비동기 영향이 보상된 얼리신호를 출력하는 제1스퀘어루트회로(232)와, 상기 가산기(230)의 출력신호를 입력하여 비동기 영향이 보상된 펑츄얼신호를 출력하는 제2스퀘어루트회로(233)와, 상기 가산기(231)의 출력신호를 입력하여 비동기 영향이 보상된 래이트신호를 출력하는 제3스퀘어루트회로(234)와, 상기 제1스퀘어루트회로(232)로부터 비동기 영향이 보상된 얼리신호를 평균을 취해 스무싱 상관특성을 갖는 신호를 출력하는 제1평균기(235)와, 상기 제2스퀘어루트회로(233)로부터 비동기 영향이 보상된 펑츄얼신호를 평균을 취해 스무싱 상관특성을 갖는 신호를 출력하는 제2평균기(236)와, 상기 제3스퀘어루트회로(234)로부터 비동기 영향이 보상된 래이트신호를 평균을 통해 스무싱 상관특성을 갖는 신호를 출력하는 제3평균기(237)로 구성함을 특징으로 하는 대역확산 통신시스템의 비동기 디지탈 수신장치.
제6항에 있어서, 상기 초기동기 검출수단은, 상기 제1-제3평균기(235, 236, 237)로부터 출력된 얼리신호, 펑츄얼신호, 래이트신호를 각각 입력하여 상기 적응 임계치 제어수단으로부터 출력된 임계치와 비교하여 초기동기 여부를 판단하는 비교수단과, 상기 비교수단으로부터 판단된 초기동기 판단신호를 입력하여 노이즈에 의한 초기동기신호를 검출하여 정호가한 초기동기 판단신호를 출력하는 동기검출수단으로 이루어짐을 특징으로 하는 대역확산 통신시스템의 비동기 디지탈 수신장치.
제6항에 있어서, 상기 동기추적 제어수단은, 상기 제1평균기(235)로부터 출력된 얼리신호와 상기 제3평균기(237)로부터 출력된 래이트신호를 가산하여 기준 PN코드와 수신된 확신호와의 위상차를 반영하는 오차신호를 출력하는 가산기(243)와, 상기 가산기(243)로부터 출력된 오차신호를 입력하여 적절한 스켈링 팩터를 갖도록 스케일링 출력하는 스캐일러(244)와, 상기 스케일러(244)로부터 스케일링 출력된 오차신호와 상기 적응 임계치 제어부(249)로부터 발생된 임계치와 비교하여 클럭조정신호를 출력하는 비교기(245)로 구성함을 특징으로 하는 대역확산 통신시스템의 비동기 디지탈 수신장치.