KR970004464B1 - 효율적 네가티브 충전펌프 - Google Patents

효율적 네가티브 충전펌프 Download PDF

Info

Publication number
KR970004464B1
KR970004464B1 KR1019930021421A KR930021421A KR970004464B1 KR 970004464 B1 KR970004464 B1 KR 970004464B1 KR 1019930021421 A KR1019930021421 A KR 1019930021421A KR 930021421 A KR930021421 A KR 930021421A KR 970004464 B1 KR970004464 B1 KR 970004464B1
Authority
KR
South Korea
Prior art keywords
node
coupled
source
transistor
gate
Prior art date
Application number
KR1019930021421A
Other languages
English (en)
Other versions
KR940010446A (ko
Inventor
빅터 콜도바 마이클
씨. 하디 킴
Original Assignee
이와사키 히데히코
닛데츠 세미콘덕터 가부시키가이샤
로버트 엘. 가우어
유나이티드 메모리스 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이와사키 히데히코, 닛데츠 세미콘덕터 가부시키가이샤, 로버트 엘. 가우어, 유나이티드 메모리스 인코오퍼레이티드 filed Critical 이와사키 히데히코
Publication of KR940010446A publication Critical patent/KR940010446A/ko
Application granted granted Critical
Publication of KR970004464B1 publication Critical patent/KR970004464B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

내용없음

Description

효율적 네가티브 충전펌프
제1도는 본 발명을 실시하는 상세회로도.
제2a 내지 2f도는 제1도의 실시예의 동작 타이밍도.
제3도는 1-단 p-채널 충전 펌프회로의 상세도.
제4a 내지 4c도는 제3도의 회로의 동작 타이밍도.
제5도는 2-단 p-채널 충전 펌프회로의 상세도.
제6a 내지 6d도는 제3도의 회로의 동작 타이밍도.
발명의 분야
본 발명은 충전 펌프, 특히 고효율로 완전한 -VCC 전압에 기판을 펌프할 수 있는 집적회로 네가티브 충전 펌프에 관한 것이다.
발명의 배경
일부의 CMOS 또는 MOS 장치에 네가티브 전위를 충전하는 것은 접지된 기판에 비해 여러가지 장점을 갖는다. 그 장점은 본체 효과로 인한 문턱 전압의 변동을 저하시키며, 펀치-쓰루(punch-through) 전압을 증가시키고 기판 도핑의 감소에 필요하지 않는 확산-기판 정전용량(즉 정션 커패시턴스)를 저하시키는 것이다. 또한, 입력에서 언더슈트하는 전압으로 인한 기판을 순방향 바이어스하는 것으로부터 칩을 보호한다.
종래기술의 1단 펌프
본 발명에 의해 역점을 두고 다루어진 문제점을 종래의 충전 펌프와 그들의 단점을 우선 재조사함으로써 이해될 수 있다. 제3도는 1-단(single-stage), p-채널 트랜지스터, 종래의 충전 펌프(65)를 나타낸다. 이는 유일한 펌핑단을 사용하기 때문에 1-단의 펌프가 된다. 1-단은 전원공급장치에 의해 트랜지스터(62)를 통하여 충전되고 트랜지스터(70)를 통하여 노드(72)에 전하를 공급하는 커패시터를 포함한다. 제3도에서, 충전펌프(65)는 동작전압 VCC 및 수개의 클럭펄스 CP1/, CP2와 CP3를 수신한다. 충전펌프는 이들을 중앙의 내부회로(60)(제1도)에 영향을 미치는 방식으로 사용하며, VCC 이하의 전압으로서 이해될 수 있는 VBB로서 인용되는 출력(백 바이어스(back bias)전압)을 생성한다.
간단히 말해, 제1노드(60)는 트랜지스터(62)에 의해 접지(VSS)에 선택적으로 결합되고 트랜지스터(70)에 의해 출력노드(72)에 선택적으로 결합된다. 노드(60)는 제1커패시터(64)의 일측부에 결합된다. 클럭 펄스 CP1/는 커패시터(64)의 다른 측부에 결합되는 출력노드(68)를 가진 인버터(66)에 인가된다. 노드(68)는 클럭 펄스 CP1 제공한다. p-채널 트랜지스터(62)는 제2노드(76)에 결합되는 소스전극을 갖는 트랜지스터(74)를 통해 VSS에 선택적으로 결합되는 게이트 전극을 갖는다. 노드(76)도 역시 트랜지스터(62)의 게이트 전극과 제2커패시터(78)에 결합된다. 추가의 p-채널 트랜지스터(80)는 그의 게이트 전극을 제2노드(76)에 결합하고, 그의 드레인은 VSS에 결합하며, 그의 소스를 제3노드(82)에서 제3커패시터(84)에 결합한다. 노드(82)는 트랜지스터(70)의 게이트 전극에 결합된다. 최종적으로, 커패시터(73)는 접지(VSS) 및 출력노드(72) 사이에 결합된다.
동작시, 클럭펄스 CP1, CP2 및 CP3는 0V 및 VCC 사이에 가변됨을 이해할 수 있다. 클럭펄스 CP1, CP2 및 CP3와, 시간 T1 내지 T6(Infra로 언급됨)은 다른 도면에서는 동일하지 않다. 클럭펄스 CP2 및 CP는 비중첩 활성 로우클럭이다.
충전펌프의 이러한 형태는 제3도 및 제4(a)∼(c)도를 참조하여 설명될 것이다. 제4(a)∼(c)도에서 시간 T1이전에, 클럭펄스 CP2는 트랜지스터(62)의 소스-드레인 경로를 통해 노드(60)를 VSS(접지)에 결합시키도록 활성(로우)가 된다. 커패시터(64)는 트랜지스터(62)의 소스-드레인 경로를 통해 VSS로 방전(Infra로 설명됨)될 수 있다. 노드(60)에서 전압은 VSS에 근사될 것이다. 도중에 인버터(66)에 의해 노드(68)에 공급된 클럭펄스 CP1는 비활성(하이)으로 된다. 그후 노드(68)는 VCC의 전압을 갖는다. 따라서, 커패시터(64)는 -VCC로 충전될 것이다. 즉, 노드(60)에서 노드(69)까지 커패시터(64)에 인가되는 -VCC의 전압 강하가 존재할 것이다.
시간 T1에서, 비활성상태(하이)로의 클럭펄스 CP2 천이 후 트랜지스터(62)는 오프되며 이에 따라 노드(60)는 VSS로부터 클램프 해제된다. 다음에, 클럭펄스 CP1는 시간 T2에서 활성상태(로우)로 천이된다. 그러면 노드(68)는 인버터(66)의 접지접속을 통하여 VSS로 클램프된다. VSS의 전압을 갖는 노드(68)와 -VCC의 전압 강하를 갖는 커패시터(64) 때문에 노드(60)에서 전압은 커패시터(64)의 전압강하를 유지하기 위해 VSS에서 -VCC까지 강하될 것이다.
다음에, 트랜지스터(70)를 온하도록 클럭펄스 CP3가 그의 활성상태(로우)로 시간 T3에서 천이된다. 일단 온된 후, 트랜지스터(70)는 전압 -VCC를 갖는 노드(60)에 트랜지스터(70)의 소스-드레인 경로를 통하여 대표적 부하 정전용량(73)을 가진 노드(72)를 결합시킨다. 노드(72)에서 전압은 초기에 전압 VBB를 가지며, 트랜지스터(70) 및 노드(60)의 노드(60)의 소스-드레인 경로를 통해 커패시터(64)로 방전될 것이다. 노드(72)에서 부하 정전용량의 방전은 노드(72)에 전압을 감소시킬 것이고, 노드(60)에서 전압을 동일한 크기, 전압 △V로 증가시킬 것이다. 따라서, 노드(60)에서 전압은 -VCC+ △V와 동일한 전압으로 증가되고 커패시터(64)의 전압강하는 (-VCC)+ △V로 된다.
제4(a)∼(c)도에서 시간 T4가 되기 전에 클럭펄스 CP1 및 CP3는 비활성 상태(하이)로 천이된다. 클럭펄스 CP3가 상승된 후, 노드(82)에서 전압은 상승한다. 트랜지스터(70)는 오프되어 노드(60)를 노드(72)에서 해제한다. 클럭펄스 CP1가 비활성상태(하이)에 천이된 후, 노드(68)에서 전압은 전압 VSS에서 전압 VCC로 천이한다. 커패시터(64)의 전압강하(-VCC+△V)를 유지하기 위해서, 노드(60)에서 전압은 증가되어야 한다. 노드(60)에서 새로운 전압은 노드(60)에서 이런 전압(-VCC+△V)으로부터 △V와 동일한 노드(68)상의 전압 변화를 마이너스한 것과 동일하다. 즉, 노드(60)는 이시간 동안 dp 동일 전압 변화(VCC)로 노드(68)를 추종할 것이고, 노드(60)에서 △ V와 동일한 △V의 전압이 잔류하게 된다.
시간 T4에서, 클럭펄스 CP2는 트랜지스터(62)를 온하는 활성상태(로우)로 천이된다. 그후 노드(60)는 트랜지스터(62)의 소스-드레인 경로를 통해 VSS로 클램프된다. △V>VSS(0V)이므로, 커패시터(64)는 노드(60) 및 트랜지스터(62)를 통해 VSS로 방전될 것이다. 시간 T5에서, 클럭펄스 CP2는 트랜지스터(62)를 오프하도록 비활성상태(하이)로 천이된다.
상술의 타이밍 설명은 제4(a)∼(c)도에 도시된 바와 같이 시간지속시간 T6을 갖는 주기를 갖는다. 시간 지속기간 T6을 가진 주기는 상기 설명된 바와 같이 노드(72)에 결합된 부하 정전용량(73)을 가진 기판을 충전하도록 반복된다.
제3도에서 회로는 기판부하의 정전용량부하(73)를 완전한 -VCC로 충전하지 않는다. 상세히 설명하기 위해서, 펄스 CP2 및 CP3는 활성(로우)에 있을때 비중첩되는 것으로 한다. 활성 클럭펄스 CP3는 트랜지스터(74)를 온하여 노드(76)를 VSS로 클램프한다. 클럭펄스 CP2가 비활성(하이)로 되므로, 노드(76)로부터 커패시터(78)의 클럭펄스 CP2 단자까지 커패시터(78)의 전압강하는 -VCC(노드(76)에서 전압)에서 VSS를 마이너스한 것으로 도니다. 커패시터(78)는 VSS-VCC 또는 -VCC와 동일한 전압으로 충전된다.
클럭펄스 CP2를 활성상태(로우)에 천이하기 전에, 클럭펄스 CP3는 노드(76)를 VSS에서 해제하는 비활성상태(하이)로 천이된다. 활성 클럭펄스 CP2는 0V(VSS)로 된다. 커패시터(78)의 전압강하를 유지하기 위해서, 노드(76)에서 전압은 클럭펄스 CP2와 동일한 전압(VCC-VSS)으로 천이되어야 한다. 노드(76)는 -VCC의 전압(=VSS-(VCC-VSS))를 갖고 있다. 트랜지스터(62)는 -VCC가 노드(60)에서 전압보다 작은 문턱전압｜VtP｜를 갖고 있으므로 턴온될 수 있으며, 이 전압은 클럭펄스 CP1이 비활성(하이)일때 VSS의 최소값으로 된다. 커패시터(64)는 노드(76)에서 전압도 역시 노드(60)(VSS)에서 최소전압 이하의 문턱전압으로 되므로 노드(60)를 통해 완전한 VSS로 방전될 것이다.
또, 활성 클럭펄스 CP2는 노드(82)를 VSS로 클램프하는 트랜지스터(80)를 온한다. 클럭펄스 CP3의 비활성(하이)때문에, 노드(82)로부터 클럭펄스 CP3 단자까지 커패시터(84)의 전압강하는 VSS-VCC(-VCC)로 된다. 그후 클럭펄스 CP2는 트랜지스터(62,80)를 오프하도록 비활성상태(하이)로 천이된다.
클럭펄스 CP3는 클럭펄스 CP2가 비활성상태(하이)로 천이되고 클럭펄스 CP1이 활성상태(로우)로 천이된 후 활성상(로우)로 천이된다. 커패시터(84)의 전압강하 VSS-VCC(=-VCC)를 유지하기 위해서, 노드(82)도 역시 클럭펄스 CP3와 동일한 전압으로 천이되어야 한다. 따라서, 노드(82)의 전압은 VSS로부터 -VCC까지 천이된다. 노드(82)에서 전압 -VCC는 공급되어 노드(60)를 노드(72)에 결합하는 트랜지스터(70)를 온하게 한다. 노드(60)에서 전압은 -VCC(CP1 활성)로 되어 노드(72)는 트랜지스터(70)의 소스-드레인 경로를 통해 노드(60)에 방전되는데 이는 VBB>-VCC이기 때문이다.
클럭펄스 CP1, CP2 및 CP3의 주기 각각은 (제4(a)∼(c)도에서 시간지속기간 T6로서 도시된 바와 같이) 노드(72)에서의 전압을 전압 △V'만큼 감소시킨다. 트랜지스터(70)를 온으로 계속 유지하기 위해 (트랜지스터(70가 p채널 트랜지스터이므로), 트랜지스터(70)의 게이트에서의 전압은 노드(72)의 전압이하의 문턱전압 ｜VtP｜로 되어야 한다. 그러나, 트랜지스터(70)의 게이트에서의 전압이 -VCC 이하로 되지 않게 되기 때문에, 노드(72)는 단지 전압 -VCC+｜VtP｜로만 방전될 것이다. 따라서, 부하 정전용량(73)을 갖는 기판을 완전한 -VCC를 결코 얻어질 수 없다. 제3도의 회로는 완전한 VCC가 요구될때에 부적절하다.
제3도의 회로의 효율은 다음 관계로부터 결정된다.
효율=
여기서 IvBB는 기판을 완전하게 펌프하는데 요구되는 시간동안 기판으로부터의 총 전류이고 IvCC는 기판을 완전하게 펌프하는데 요구되는 시간동안 전원공급장치 VCC로부터의 총전류이다. 회로(65)의 효율은 이론적으로 100%이다.
종래기술의 2단 펌프
한편, 2단(dual-stage), p-채널 충점펌프는 제5도에 도시된 바와 같이 구현될 수 있다. 간략하게, 커패시터(100)의 일측부는 클럭펄스 CP1을 수신하도록 결합된다. 커패시터(100)의 다른 측부는 노드(110)에 결합된다. 노드(110)는 트랜지스터(114)를 통해 전압 VSS을 제공하는 전원공급장치에 선택적으로 결합된다. 트랜지스터(114)의 게이트전극은 노드(112)에 결합된다. 노드(112)는 트랜지스터(117)를 통해 전압 VSS를 제공하는 전원공급장치에 선택적으로 결합된다. 노드(112)는 트랜지스터(116)의 게이트 전극에 결합된다. 노드(112)는 커패시터(104)의 일측부에 결합된다. 커패시터(104)의 다른 측부도 역시 클럭펄스 CP2를 수신하도록 결합된다.
노드(110)는 트랜지스터(120)를 통해 노드(122)에 선택적으로 결합된다. 트랜지스터(120)의 게이트 전극은 노드(118)에 결합된다. 노드(118)는 트랜지스터(117)의 게이트 전극에 결합된다. 노드(118)는 트랜지스터(116)를 통해 전압 VSS를 제공하는 전원공급장치 선택적으로 결합된다. 노드(118)는 트랜지스터(124)의 게이트 전극에 결합된다. 노드(118)는 커패시터(106)의 일측부에 결합된다. 커패시터(106)의 다른 측부는 클럭펄스 CP3를 수신하도록 결합된다.
노드(122)는 커패시터(102)의 일측부에 결합된다. 커패시터(102)의 다른 측부는 클럭펄스 CP1B를 수신하도록 결합된다. 노드(122)는 트랜지스터(128)를 통해 노드(130)에 선택적으로 결합된다. 노드(130)는 용량성부하(132)를 갖는다. 노드(122)는 트랜지스터(128)를 통해 노드(130)에 선택적으로 결합된다. 노드(126)는 트랜지스터(128)의 게이트 전극에 결합된다. 노드(126)는 커패시터(108)와 일측부에 결합된다. 커패시터(108)의 다른 측부는 클럭펄스 CP2를 수신하도록 결합된다.
제5도 회로의 제1단은 선(134)의 좌측에 장치로 구성된다. 제2단은 선(134)의 우측에 장치로 구성된다. 제5도 회로의 제1단의 동작의 동작은 주로 트랜지스터(114)를 통해 전압 VSS를 제공하는 전원공급장치로부터 전하를 수용하고, 트랜지스터(120)를 통해 전하를 제공하는 커패시터(100)에서 일어난다. 제2단의 동작을 주로 트랜지스터(120)를 통해 전하를 수용하고 트랜지스터(128)를 통해 노드(130)에 전하를 제공하는 커패시터(102)에서 일어난다.
클럭펄스 CP1, CP1B, CP2 및 CP3는 제6(a)∼(d)도에 도시된 바와 같이 0V(로우)와 VCC(하이) 사이에서 변동한다. 클럭펄스 CP1, CP2 및 CP3와, 시간 T1∼T7은 다른 도면에서의 동일하지 않다. 클럭펄스 CP2 및 CP3는 비중첩되고 로우클럭을 활성화한다. 클럭펄스 CP1 및 CP1B는 서로에 대한 반전이다.
제5도에서 커패시터가 어떻게 충전되는지에 대한 간단한 설명은 제5도 회로의 동작을 이해하는데 필요하다. 파우어-업하기 전에, 클럭펄스 CP1, CP1B, CP2 및 CP3는 로우이고 커패시터(100,102,104,106 ALC 108)는 전하를 저장하지 않는다. 전하의 비저장으로 인해 각 커패시터는 각 클럭을 수신하도록 결합된 단자로부터 커패시터가 결합된 노드 사이에 0V의 전압강하를 가질 것이다. 예를 들면, 커패시터(100)는 노드(110)로부터 클럭펄스 CP1을 수신하는 단자까지 0V 전압강하를 가질 것이다. 여기서 커패시터가 결합된 노드로부터 대응하는 클럭펄스에 결합된 커패시터의 단자까지의 커패시터의 전압강하가 기준이 되는 것이 관행일 것이다. 또한 커패시터(100,102,104,106,108)의 크기는 그들의 각각의 노드(110,122,112,118,126)가 완전한 ｜VCC｜에 실질적으로 근사하는 상하값으로 하부에 결합되기에 충분한 크기로 된다.
파우어-업에서, 클럭펄스는 제6(a)∼(d)도에 도시된 소정시간의 간격에 있을 수 있다. 예를 들면, 파우어-업 후 즉시, 클럭펄스 CP3는 로우이고 클럭펄스 CP2는 하이일 수 있다. 파우어-업 이전이 0V로 되었던 노드(112)에서의 전압은 노드(112)가 클럭펄스 CP2에 용량적으로 결합되므로 클럭펄스 CP2와 동일한 고전압으로 증가되려고 할 것이다. 그러나, 0V에서 트랜지스터(117)의 게이트 전극의 전압(노드(118)에서 전압은 파우어-업 이전에 0V이었다)으로 인해, 노드(112)에서 전압은 문턱전압｜VtP｜로 단지 상승할 수 있을 뿐이다. 노드(112)에서 전압이 문턱전압｜VtP｜ 이상으로 증가될때, 트랜지스터(117)는 노드(112)를 ｜VtP｜로 클램프하도록 온될 것이다. 노드(112)에서 전압 ｜VtP｜으로 인해, 트랜지스터(117)는 오프 또는 가까스로 온으로 될 것이다. 노드(112)에서 전압이 ｜VtP｜이고, 클럭펄스 CP2의 전압이 하이(VCC)인 동안, 커패시터(104)는 ｜VtP｜-VCC(<0)로 충전될 것이다.
클럭펄스 CP3가 하이로된 후의 소정의 시간에서 클럭펄스 CP3는 하이로 된다. 노드(118)는 클력펄스 CP3가 VCC를 따르도록 할 것이다. 그러나, 노드(118)는 트랜지스터(116)의 게이트 전극에서의 전압이 ｜VtP｜로 되기 때문에 트랜지스터(116)가 온될 점에서 2｜VtP｜이상으로 상승할 것이다. 노드(118)는 트랜지스터(116)가 오프 또는 가까스로 온되는 2｜VtP｜에 클램프될 것이다. 커패시터(106)는 2｜VtP｜-VCC(<0)으로 충전될 것이다. 그후, 클럭펄스 CP2는 노드(112)에서 전압이 -VCC에 의해 감소되어 ｜VtP｜-VCC(<0)가 되도록 로우로 된다. 노드(112)에서 전압은 노드(118)를 VSS(0V)로 클램프하도록 트랜지스터(116)를 온할 것이다. 커패시터(106)는 완전한 -VCC로 충전될 것이다.
이어서, 클럭펄스 CP2는 하이로 될 것이다. 노드(112)에서 전압은 ｜VtP｜로 다시 증가할 것이다. 그후, 클럭펄스 CP3는 로우로 될 것이다. 노드(118)에서 전압은 커패시터(106)의 용량성 결합으로 인하여 0V으로부터 -VCC로 감소될 것이다. 노드(118)에서의 전압은 노드(112)를 VSS(0V)로 클램프하도록 트랜지스터(117)를 온할 것이다. 커패시터(104)는 완전한 -VCC로 충전될 것이다. 완전한 -VCC에 커패시터(106)를 충전시키는 방식으로, 커패시터(100)는 완전한 -VCC로 충전될 것이다.
제6(a)도 및 제6(d)도로부터 알 수 있는 바와 같이, 클럭펄스 CP1 및 CP3는 소정의 시간에서 활성로우로 될 것이다. 노드(110) 및 (118)에서 전압은 클럭펄스 CP1 및 CP3가 용량성 결합으로 인해 활성(로우)으로 될때 -VCC로 될 것이다. 노드(118)에서 전압은 노드(110)가 노드(122)에 결합되도록 트랜지스터(120)를 온할 것이다. 그러나, 노드(118)에서 전압이 -VCC이기 때문에, 노드(122)에서 전압은 오직 -VCC+｜VtP｜의 최소전압을 얻을 수 있다.
노드(122)에서 전압이 -VCC+｜VtP｜와 같고 클럭펄스 CP1B가 비활성(하이)이므로, 커패시터(102)는 -VCC+｜VtP｜-VCC(-2VCC+｜VtP｜)로 충전될 것이다. 활성 클럭펄스 CP3도 역시 노드(122)를 노드(126)에 결합하도록 트랜지스터(124)를 온한다. 노드(122)에서 전압이 -VCC+｜VtP｜ 이므로, 트랜지스터(124)는 노드(122)를 노드(126)에 결합하도록 온될 것이다. 노드(126)에 제공되는 전압은 -VCC+｜VtP｜이다. 이 시간에서 클럭펄스 CP2는 비활성(하이)이므로, 커패시터(108)는 -VCC+｜VtP｜-VCC(-2VCC+｜VtP｜)로 충전될 것이다. 클럭펄스 CP1B 및 CP2가 활성(로우)인 경우에는 각각의 노드(122,126)에서 전압은 -2VCC+｜VtP｜로 됨이 이해될 것이다.
노드 및 커패시터의 모든 내부전압이 회로를 효과적으로 펌프하는데 필요한 레벨에 도달하기 전에 모든 내부노드가 VBB를 포함하여 0V에서 시작되므로 다양한 주기의 클럭펄스를 취할 것이다.
제6(a)∼(d)도는 2-단 p-채널 트랜지스터 펌프를 위한 클럭의 타이밍을 나타낸다. 제5도의 여러가지 노드에서의 전압에 대한 상기 설명을 고려하여, 제5도의 회로는 제6(a)∼(d)도를 참조하여 설명될 것이다. 제6(c)도의 시간 T1에서, 클럭펄스 CP2는 비활성상태(하이)로 천이된다. 노드(112,126)는 -VCC에서 0V로, 그리고 -2VCC+｜VtP｜에서 -VCC+｜VtP｜로 각각 천이된다. 트랜지스터(114,128)는 오프되어 노드(110)를 VSS에서 노드(122)를 노드(130)에서 결합해제시킨다. 또한, 트랜지스터(116)는 오프로 되어 노드(118)를 VSS(0V)로부터 결합해제시킨다.
제6(a)도의 시간 T2에서, 클럭펄스 CP1는 활성상태(로우)로 천이하여 노드(110)를 -VCC의 이론적 최소값으로 강하시킨다. 또한, 제6(b)도의 시간 T2에서, 클럭펄스 CP1B는 비활성상태(하이)로 천이하여 노드(122)를 -2VCC+｜VtP｜+△V에서 -VCC+｜VtP｜+△V까지 증가시킨다. △V는 제6(c)도의 T1에서 비활성상태(하이)로 CP2를 천이하기 전에 커패시터(102)에서 기판 커패시터(132)까지의 전자 펌핑으로 인한 노드(122)의 전압증가분이다.
제6(d)도의 시간 T3에서, 클럭펄스 CP3는 활성상태(로우)에 천이하여 노드(118)가 -VCC의 이론적 최소값으로 강하되도록 하는데, 이는 커패시터(106)가 트랜지스터(120)의 게이트 정전용량과 노드(118)상의 다른 모든 기생적 정전용량 이상으로 되기 때문이다. 노드(118)가 -VCC로 감소된 후, 트랜지스터(120)는 온으로 되어 노드(110)를 노드(122)에 결합시킨다. 노드(110)상의 전압은 -VCC이고 노드(122)상의 전압은 -VCC+｜VtP｜+△V이기 때문에, 노드(110,122)의 전압이 동일하게 될때까지 커패시터(100)에서 커패시터(102)까지 전자가 전달된다. 또 이 시간에서는 트랜지스터(117,124)가 온으로 된다. 트랜지스터(117)의 소스-드레인 경로를 통해 노드(112)는 VSS에서 클램프되어 유지된다. VSSP(0V)에서의 노드(112)로 인해 트랜지스터(114)는 오프로 유지된다. 또한, 트랜지스터(124)의 소스-드레인경로를 통해, 노드(122,126)는 함께 결합된다. 이것은 전압 게이트 내지 소스(노드(126) 내지 노드(122))가 0V이므로 트랜지스터(128)가 오프되는 것을 보장한다. 제6(d)도의 시간 T4에서, 클럭펄스 CP3는 비활성상태(하이)로 천이하여 노드(118)가 -VCC에서 0V의 이론적 최대값으로 증가되도록 한다. 노드(118)가 그의 최대 전압으로 천이된 후, 트랜지스터(120)는 오프되고 노드(110,122)를 서로에 대해 결합해제시킨다. 또 이 시간에, 트랜지스터(117,124)는 오프되고 노드(112)를 VSS에서 그리고 노드(126)를 노드(122)에서 결합해제시킨다.
제6(a)도의 시간 T5에서, 클럭펄스 CP1은 비활성상태(하이)로 천이하여, 노드(110)가 △V의 이론적 최대값으로 증가되도록 한다. △V는 제6(d)도의 시간 T3에서 커패시터(100)으로부터 클럭펄스(102)까지 전자의 전달로 인해 발생된 전압변화이다. 또 제6(b)도에서 이때에 클럭펄스 CP1B는 활성상태(로우)로 천이하여 노드(122)가 펌핑발생시를 준비하여 -2VCC+｜VtP｜의 이론적 최소값을 감소되도록 한다. 제6(c)도의 시간 T6에서, 클럭펄스 CP2는 활성상태(로우)로 천이하여, 노드(126)가 -2VCC+｜VtP｜의 이론적 최소값으로 강하되도록 한다. 이것은 트랜지스터(128)을 온하고 커패시터(102)로부터 기판(용량성부하(132)까지 트랜지스터(128)의 소스-드레인 경로를 통해 전하를 펌프한다. 또 시간 T6에서, 노드(112)는 트랜지스터(114)를 온하고 -VCC로 천이된다. 노드(110)는 △V에서 VSS(0V)까지 트랜지스터(114)의 소스-드레인을 통해 방전된다.
클럭펄스 CP1, CP1B, CP2 및 CP3의 각각의 주기(제6(a)∼(d)의 시간 지속시간 T7)는 노드(130)에서 전압을 전압 △V만큼 감소시킨다. 트랜지스터(128)의 게이트(노드(126))는 -2VCC+｜VtP｜의 최소전압은 얻을 수 있으므로 최소전압 VBB는 -2VCC+2｜VtP｜로 될 수 있다. 2-단 네가티브 충전펌프는 1-단 펌프보다 낮은 전압으로 펌프될 수 있다.
그러나, 주요 단점은 네가티브 충전펌프에 대해 1/n, 여기서 n은 단(stage)의 수만큼 감소하는 효율에 있다. 1-단 펌프에 대해서는 그 효율이 100%의 이론적 최대값으로 되고, 2-단 펌프에 대해서는 그 이론적 최대효율이 50%로 된다.
그러므로, 본 발명의 주요 목적은 상술된 문제점들을 극복하기 위한 것이다.
본 발명의 다른 목적은 원하는 최소전압 -VCC만을 펌프하는 것이며, 이에 의해 본 발명은 저전원 공급장치로 충분히 낮은 기판전압을 변동없이 공급하도록 이용된다.
발명의 개요
본 발명은 고효율을 유지하는 동안에서도 -VCC의 최소전압을 발생하는 충전펌프회로를 제공하는 것이다. 본 발명의 바람직한 실시예는 1-단 p-채널 충전펌프와 부가 회로를 포함한다. 부가 회로는 완전히 펌프된 -VCC를 달성하기 위해 종래의 1-단 p-채널 충전펌프의 문턱전압강하 ｜VtP｜를 제거하고, 동시에 종래의 2-단 충전 펌프보다 고효율로 본 발명을 실현가능하게 한다. 부가 회로는 -VCC+｜VtP｜보다 낮은 전압으로 바람직한 실시예의 노드를 펌프하는 소형의 2차 펌프를 포함한다. 이것은 기판전압 VBB이 -VCC의 최소값에 도달되도록 한다.
상기 충전펌프 동작에서 신규의 중요한 특징은 전원전압의 변동범위에 걸쳐 -VCC를 유지하거나 또는 고효율로 유지되는 동안 전원의 저전원전압으로 -VCC를 유지하는 것이다.
상기 충전펌프 동작에서 다른 중요한 특징은 타이밍이 전하를 기판에 공급하도록 사용된 커패시터가 전압 VSS를 제공하는 전원공급장치로 방전되지 않고 충전된 기판에 의해 재충전되지 않도록 배열되는 것이다.
또한, 본 발명은 충전펌프를 동작시키는 방법을 포함한다. 충전펌프를 동작시키는 방법은 : (1) 제1노드를 전원공급전압 VSS로 클램프하고; (2) 전원공급전압 VSS 이하의 전압으로 제1노드에서 제2노드로 펌프하며; (3) 전원공급전압 VSS로 제3노드를 클램프하고; (4) 제2노드에 의해 제어된 전압 -VCC로 제3노드에서 기판으로 펌프하는 단계를 포함한다.
본 발명의 목적 및 장점은 첨부도면과 관련하여 취해진 다음 상세한 설명을 참조하여 이해될 수 있다.
발명의 상세한 설명
제1도는 본 발명의 바람직한 실시예의 개략도이다. 제1도는 전계효과 트랜지스터(FET)를 사용하는 것이며, 다른 종류의 트랜지스터가 적절한 수도 있음을 알아야 한다. 클럭펄스 CP1-CP6는, 예컨대 전압 VCC 및 0V 사이에서 가변한다. 제1도의 실시예는 블럭 11로 도시된 2차 펌프와 블럭 11외부의 장치를 포함한 메인펌프로 포함하는 것이 바람직하다.
클럭펄스 CP1는 커패시터(10,12)의 전극에 공급된다. 노드(14)는 커패시터(10)의 다른 전극에 결합된다. 노드(14)는 트랜지스터(16)의 소스-드레인 경로를 통해서, 전형적으로 0볼트인 제1의 전원공급장치의 선택적으로 결합된다. 이하에서 제1의 전원공급장치는 "대지"로서 인용된다. 노드(14)도 역시 트랜지스터(18)의 소스-드레인 경로를 통해 바람직하게는 기판(20)에 선택적으로 결합된다. 기판(20)은 용량성부하(21)를 갖는다. 노드(22)는 트랜지스터(16)의 게이트에 결합된다. 노드(22)는 트랜지스터(24,26,28)의 소스-드레인 경로를 통해 대지에 선택적으로 결합된다. 노드(22)도 역시 커패시터(30)의 전극에 결합된다. 트랜지스터(24)의 게이트 전극은 대지에 결합된다. 클럭펄스 CP2는 커패시터(30)의 다른 전극에 결합된다.
노드(32)는 트랜지스터(18,26,34)의 게이트 전극에 결합된다. 노드(32)는 트랜지스터(36)은 소스-드레인 경로를 통해 제1의 전원공급장치에 선택적으로 결합된다. 또한, 노드(32)는 트랜지스터(40)의 소스-드레인 경로를 통해 노드(38)에 선택적으로 결합된다. 또한, 노드(32)는 트랜지스터(40)의 소스-드레인 경로를 통해 노드(38)에 선택적으로 결합된다. 노드(32)도 역시 커패시터(39)의 전극에 결합된다. 클럭펄스 CP3는 커패시터(39)의 다른 전극에 결합된다.
노드(41)는 트랜지스터(36)의 게이트 전극에 결합된다. 노드(41)는 트랜지스터(34)의 소스-드레인 경로를 통해 제1의 전원공급장치의 선택적으로 결합된다. 노드(41)도 역시 커패시터(42)의 전극에 결합된다. 클럭펄스 CP5A는 커패시터(42)의 다른 전극에 결합된다.
노드(44)는 트랜지스터(28)의 게이트 전극에 결합된다. 노드(44)는 트랜지스터(46,48)의 소스-드레인 경로를 통해 제1의 전원공급장치에 선택적으로 결합된다. 트랜지스터(46)의 게이트 전극은 대지에 결합된다. 노드(44)는 트랜지스터(50,52)의 게이트 전극에 결합된다. 노드(44)도 역시 커패시터(44)의 전극에 결합된다. 클럭펄스 CP6은 커패시터(54)의 다른 전극에 결합된다. 트랜지스터(50)의 소스-드레인 경로는 제1의 전원 공급장치에 노드(38)를 선택적으로 결합한다.
노드(56)는 트랜지스터(40,48)의 게이트 전극에 결합된다. 노드(56)는 커패시터 노드(58)의 전극에 또한 결합된다. 노드(56)는 트랜지스터(52)의 소스-드레인 경로를 통해 제1의 전원공급장치에 선택적으로 결합된다. 클럭펄스 CP4는 커패시터(58)의 다른 전극에 결합된다.
커패시터(10,12,30,39,42,54,58)는 커패시터로 사용된 p-채널 트랜지스터인 것이 바람직하다. 각각의 p-채널 트랜지스터는 커패시터의 한 전극을 형성하도록 함께 단락된 소스-드레인 전극을 갖는다. 게이트 전극은 커패시터의 다른 전극이다.
노드(14,22,32,41,56,44,38) 각각은 클럭펄스 CP1, CP2, CP3, CP5, CP4, CP6 및 CP1에 추종되도록 의도된다. 이들 노드는, 예컨데 0V 및 -VCC 사이에 동작되어야 한다. 그러나 노드(32)는 예컨대 0V 및 -2VCC+｜VtP｜ 사이에서 동작되어야 한다.
동작
제1도의 실시예의 동작에 대한 상세한 설명은 제2(a)∼(f)도와 관련하여 상세히 설명된다. 제1도에 예시된 트랜지스터는 모두 p-채널 인핸스먼트 모드타입으로 되는 것을 이해할 수 있다. 이들은 게이트 전극 전압이 소스전극에 비하여 낮을때 통상 온(전도상태)된다. 이러한 이유로 인하여, 클럭펄스는 2개의 예시된 상태(VSS)중 하위상태에서 활성(active)이며, 상위의 상태(VCC)에서 비활성(inactive)이 된다. 참고로 클럭펄스 CP6는 클럭펄스 CP2의 복제신호 혹은 동일한 신호일 수 있다.
제2(a)∼(f)도는 수개의 시간 T1,T2,…,8를 나타낸다. 제2(a)∼(f)도에서 시간 T1이전에 노드(32)는 클럭펄스 CP2가 비활성(하이)으로되는 동안에 트랜지스터(36)를 통해 제1의 전원공급장치, VSS에 클램프된다. 노드(32)에서 전압은 VSS로 될 것이다. 노드(32)에서 전압이 VSS인 동안, 클럭펄스 CP3는 비활성(하이)이다. 따라서 커패시터(38)는 충전되고 커패시터(39)의 클럭펄스 CP3 단자에서 VCC-VSS의 노드(32)까지의 전압강하를 갖는다. 클럭펄스 CP3는 활성상태(로우)에 순차로 천이되며 동시에 클럭펄스 CP5는 비활성(하이)으로 되고 트랜지스터(36)는 오프로 된다. 커패시터(39)의 VCC-VSS 전압강하를 유지하기 위해, 노드(32)는 VSS-(VCC-VSS)와 동일한 전압으로 구동된다. 전형적으로는 VSS=0V이며, 따라서 노드(32)에서 전압은 VCC와 동일하다. 이것은 소스전압에 대해 역량부족의 게이트때문에 트랜지스터(18)를 온하며, 기판(20)을 노드(14)에 결합시킬 것이다.
시간 T1에서, 클럭펄스 CP3는 활성상태(로우)에서 비활성상태(하이)로 천이된다. 커패시터(39)에 걸친 전압강하를 유지하기 위해서, 노드(32)는 대략 VSS로 천이된다. 노드(32)에서 전압 VSS는 소스전압에 대한 불충분한 게이트 때문에 트랜지스터(18)를 오프하며, 기판(20)을 노드(14)로부터 결합해제한다. 시간 T2에서, 클럭펄스 CP5는 비활성상태(하이)로부터 활성상태(로우)로 천이된다. 클럭펄스 CP3 및 CP5의 타이밍은 클럭펄스 CP3 및 CP5가 활성인 동안 노드(32)를 통하여 커패시터(39)가 트랜지스터(36)를 통해 네가티브 전하를 방전하지 않을 것임을 보장한다. 클럭펄스 CP5를 활성(로우)에 있게 하는 것으로서, 트랜지스터(36)는 노드(32)를 VSS에 결합하도록 온된다. 노드(32)를 통해 커패시터(39)는 온된 트랜지스터(36)를 통해 전압 VSS를 제공하는 전원공급장치로부터 충전된다. 클럭펄스 CP5가 활성상태(로우)로 천이된 후, 바람직한 시간지연(60)(제2a도)은 클럭펄스 CP1가 시간 T3에서 상태를 변화하기 전에 노드(32)에서의 전압이 VSS와 동일하도록 보장하기 위해 사용된다. 이러한 바람직한 지연시간은 클럭펄스 CP1가 비활성상태(하이)로 천이될때 트랜지스터(18)가 온되지 않기 위해 사용되며, 이때 노드(14)를 통해 기판(20)으로부터 커패시터(10)로 전자가 누설되곤 한다.
시간 T3에서, 클럭펄스 CP1은 비활성상태(하이)로 천이되며, 노드(14,38)에서 전압은 네가키브 전압에서 약간의 포지티브 전압(infra로 설명됨)까지 천이된다. 시간 T4에서 클럭펄스 CP2 및 CP6는 활성상태(로우)로 천이한다. 노드(32)에 대해 설명되는 supra로서, 클럭펄스 CP3가 활성상태(로우)에 천이될때, 노드(22,44)에서의 전압은 -VCC로 감소될 것이다. 트랜지스터(16,50)는 온될 것이다. 이것은 각각의 노드(14) 및 (38)을 경유하여 커패시터(10,12)가 트랜지스터(16) 및 (50)에 의해 VSS로 방전되도록 한다. 바람직한 시간지연(62)은 VSS로의 실질적으로 완전한 방전이 보장되도록 사용된다.
시간 T5에서, 클럭펄스 CP2, CP4, CP5 및 CP6는 상태를 변화한다. 클럭펄스 CP2 및 CP6는 클럭펄스 CP1가 활성화되기 전에 비활성화(하이)로 되어, 노드(22,44)에서 전압을 각각 트랜지스터(16,50)를 오프하도록 증가시킴에 의해 VSS로의 커패시터(10,12)의 추가적으로 방전을 방지한다. 노드(41)에서 전압을 트랜지스터(36)를 오프하도록 증가시킴으로서 클럭펄스 CP5는 VSS로부터 노드(32)를 클램프해제하도록 비활성화(하이)로 된다. 클럭펄스 CP4는 활성(로우)로 되어 노드(56)에서의 전압을 -VCC로 감소시킨다. 이것은 클럭펄스 CP1가 활성상태(로우)에 천이되기 전에 트랜지스터(40)를 온함으로써 노드(32)의 네가티브 충전을 허용한다. 클럭펄스 CP4가 활성상태(로우)에 천이되기 전에 클럭펄스 CP5를 비활성상태(하이)로 하는 것은 노드(32) 및 노드(38)가 전압포텐셜 VSS에 모두 있게 되므로 반드시 필요한 것은 아니며, 따라서, 클럭펄스 CP1이 로우에 천이될때까지 어떤 충전전달도 발생되지 않을 것이다.
시간 T6에서 클럭펄스 CP1는 활성상태(로우)로 천이된다. 노드(38)에서 전압은 커패시터(12)의 정전용량이 노드(38)에 부착되거나 결합되는 다른 장치의 정전용량에 비해 크므로 -VCC에 접근한다. 전자는 노드(38)로부터 트랜지스터(40)를 경유햐여 노드(32)로 펌프된다. 노드(32)에서 전압은 아래 식과 같다.
Vnode32=(2)
여기서 Vnode32는 노드(32)에서 펌프된 최소전압이고, C12는 커패시터(12)의 정전용량이며, C39는 커패시터(39)의 정전용량이다. 식(2)는 커패시터(12)의 정전용량이 커패시터(39)의 정전용량보다 훨씬 클때 노드(32)가 접근할 수 있는 이론적 최소전압이 -VCC임을 나타낸다. 그러나, 트랜지스터(40)의 게이트 전극이 단지 -VCC에 도달하므로, 노드(32)가 접근할 수 있는 최소전압은 -VCC+｜VtP｜이다. 실제적 적용에 있어서, 커패시터(12)의 정전용량은 커패시터(39)의 정전용량과 거의 동일하게 세트될 필요만이 있다. 노드(32)에서 전압은 -VCC/2에 근사된다. 클럭펄스 CP1이 활성상태(로우)로 천이된 후, 바람직한 지연시간(61)은 커패시터(12)에서 커패시터(39)까지 전하가 전달될때 노드(32)상의 전압이 그의 최하값(-VCC+｜VtP｜ 또는 -VCC/2)에 도달됨에 보장하기 위해 사용된다.
시간 T7에서, 클럭펄스 CP4는 노드(56)에서의 전압을 증가시킴으로써 트랜지스터(40)를 오프하도록 비활성상태(하이)로 천이된다. 이것은 시간 T8에서 활성상태(로우)로 천이되는 클럭펄스 CP3의 준비상태에서 실행된다. 클럭펄스 CP4 오프이므로 노드(32)상의 전압은 주로 커패시터(39)의 정전용량과 트랜지스터(18)의 게이트 정전용량의 함수이다.
시간 T8에서, 클럭펄스 CP3는 활성상태(로우)로 천이된다. 노드(32)상의 전압은 다른 전압 -VCC까지 강하된다(이는 커패시터(39)의 정전용량이 트랜지스터(18)의 게이트 정전용량보다 훨씬 크기 때문이다. 그러므로, 노드(32)상의 전압은 -2VCC+｜VtP｜ 또는 -1.5VCC이며, 이 전압은 노드(32)가 시간 T6에서 -VCC+｜VtP｜ 또는 -0.5VCC에 초기에 충전되었는지에 좌우된다(또 이것은 커패시터(39) 및 (12)의 크기에 좌우되는 것을 다시 주목하라). 클럭펄스 CP3가 로우로 천이된 후, 바람직한 시간지연(63)은 커패시터(10)에서 기판(20)까지 전자의 전달을 보장하도록 사용된다.
트랜지스터(18)의 드레인에서의 전압은 -VCC와 동일하고(클럭펄스 CP1는 아직 활성화) 트랜지스터(10)의 게이트에서의 전압은 -1.5VCC 또는 -2VCC+｜VtP｜와 동일하다. 트랜지스터(18)는 그 트랜지스터(18)의 게이트전압이 -VCC이하의 문턱전압｜VtP｜으로 되므로 노드(14)(커패시터(10))가 실제적으로 완전한 -VCC를 기판(20)상에 충전시키는 동안에 온일 것이다.
제1도의 실시예의 효율은 다음과 같이 결정된다. 2차 펌프(블럭 9에 도시)에 포함된 장치는 기판(20)에 제공되는 메인펌프의 전류의 1/4이 동일한 전류를 노드(32)에 제공할 수 있는 크기로 되도록 하는 것이 바람직하다. 식(1)로부터, 효율은 식(3)과 같다.
(3)
여기서 IVBB는 기판(20)에 잔류되는 포지티브 전류, IVCCsub는 커패시터(10)로부터 노드(14)를 통해 기판(20)의 입력되는 네가티브 전류, 그리고 IVCCnode32는 커패시터(12)로부터 노드(38)를 통하는 네가티브 전류이다. 2차 펌프가 없는 메인펌프의 효율이 식(1)을 만족하는 것으로 가정하면, IVCCsub=IVBB가 된다. 이 항등식을 식(3)에 치환하고, IVCCnode32=0.25 IVCCsub를 치환하면, 효율은 이론적으로 80%가 된다(기생적 정전용량은 무시한다).
트랜지스터(16,18)는 트랜지스터(40,50)보다 더 큰 채널폭 대 길이비율을 갖는 것이 바람직하다. 더 큰 비율은 트랜지스터(16,18)가 더 큰 전류를 도전하도록 고속충전펌핑으로 이행된다. 트랜지스터(26,28,34,36)는 트랜지스터(48,52)보다 더 클 수 있다. 트랜지스터(36)는 노드(32)를 신속하게 풀다운하도록 트랜지스터(26,28,34)보다 더 클 수 있다. 선택적으로는, 트랜지스터(36)가 노드(32)를 풀다운시키도록 더 길게 온될 수 있다. 커패시터(10)는 커패시터(12)가 노드(32)만을 펌핑하므로 커패시터(12)보다 더 큰 것이 바람직하다.
제1도의 실시예는 트랜지스터(18)의 드레인에서 완전한 -VCC를 기판에 제공한다. 이것은 바람직한 실시예가 완전한 -VCC에 필요한 몇몇 응용기에서 조절없이 사용되도록 한다.
바람직한 실시예에 대하여 2V까지의 VCC에서의 소정의 변화는 노드(32)가 -VC이하의 p-채널 문턱전압｜VtP｜인 전압을 얻는 것이 계속 가능하게 할 것이다. 본 발명의 바람직한 실시예는 약 2V 정도로 낮은 VCC를 허용할 수 있다.
추가로, 바람직한 실시예는 약 2V 정도로 낮은 동작전압을 가지고 동작될 수 있으므로, 더 큰 전압을 가지고 동작할 수도 있으며 따라서 VCC에 대한 광범한 전압범위를 허용한다.
이 분야에 숙련된 기술자는 장치(12,40,46,48,50,52,54,58)가 1단의 충전펌프를 형성하고 그 펌프가 본 발명의 정신을 이탈하지 않고 다른 회로로 대치될 수 있음을 인식하여야 한다. 상기 설명은 본 발명의 바람직한 실시예에 관한 것이며, 여러가지 변경 혹은 수정이 본 발명의 정신 또는 범위를 벗어나지 않고 형성될 수 있다.

Claims (15)

  1. 집적회로용 충전펌프에 있어서, 출력 및 내부노드를 가진 제1펌프와; 상기 내부노드를 저전압으로 펌프하도록 결합된 제2펌프를 구비하며, 각각의 펌프는 VSS의 전원 공급을 구비하며, 각각의 펌프는 VSS의 전원 공급을 수신하여 상기 제1펌프가 완전한 -VCC로 펌프될 수 있는 것을 특징으로 하는 충전펌프.
  2. 충전펌프에 있어서, 제1노드에 결합된 2차 충전펌프; 게이트, 소스 및 드레인 전극을 가지며, 상기 게이트 전극이 상기 제1노드에 결합되고, 상기 드레인 전극이 기판에 결합되며 상기 소스 전극이 제2노드에 결합된 제1트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제2노드에 결합되고, 상기 소스 전극이 제1전원공급장치에 결합되며 상기 게이트 전극이 제3노드에 결합된 제2트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극 및 게이트 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제3노드에 결합된 제3트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제3노드에 결합되며, 상기 게이트 전극이 상기 제1노드에 결합된 제4트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 제3노드에 결합되며, 상기 게이트 전극이 상기 2차 충전펌프에 결합된 제5트랜지스터(28); 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제1노드에 결합되며, 상기 게이트 전극이 제4노드에 결합된 제6트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합된 제6트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스전극이 제4노드에 결합되며, 상기 게이트 전극이 제1노드에 결합된 제7트랜지스터와; 복수의 커패시터를 구비하며, 상기 복수의 커패시터에 상기 제1,2,3 및 4노드가 각각 결합되고, 각각의 상기 커패시터가 각각의 클럭펄스를 수신하도록 결합된 것을 특징으로 하는 충전펌프.
  3. 제2항에 있어서, 상기 제1,2,3,4,5,6 및 7트랜지스터는 p-형 전계효과 트랜지스터 것을 특징으로 하는 충전펌프.
  4. 제2항에 있어서, 상기 커패시터는 게이트, 소스 및 드레인 전극을 가진 p-형 전계효과 트랜지스터이며, 상기 소스 및 드레인 전극은 함께 결합된 것을 특징으로 하는 충전펌프.
  5. 제2항에 있어서, 상기 2차 충전펌프는 p-형 전계효과 트랜지스터로 구성되는 것을 특징으로 하는 충전펌프.
  6. 충전펌프에 있어서, 게이트, 소스 및 드레인 전극을 가지며, 상기 게이트 전극이 상기 제1노드에 결합되고, 상기 드레인 전극이 제1전원공급장치에 결합되며 상기 소스전극이 제2노드에 결합된 제1트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제2노드에 결합되고, 상기 소스 전극이 제1전원공급장치에 결합되며 상기 게이트 전극이 제3노드에 결합된 제2트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극 및 게이트 전극이 상기 제1전원공급장치에 결합되고 상기 소스 전극이 상기 제3노드에 결합된 제3트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제3노드에 결합되며 상기 게이트 전극이 상기 제1노드에 결합된 제4트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고 상기 소스 전극이 상기 제3노드에 결합되며, 상기 게이트 전극이 제7노드에 결합된 제5트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제1노드에 결합되며, 상기 게이트 전극이 제4노드에 결합된 제6트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제4노드에 결합되며, 상기 게이트 전극이 상기 제1노드에 결합된 제7트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1노드에 결합되고 상기 소스 전극이 상기 제6노드에 결합되며, 상기 게이트 전극이 제5노드에 결합된 제8트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제5노드에 결합되며 상기 게이트 전극이 상기 제7노드에 결합된 제9트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고, 상기 소스 전극이 상기 제7노드에 결합되며, 상기 게이트 전극이 상기 제5노드에 결합된 제10트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제1전원공급장치에 결합되고 상기 소스 전극이 상기 제7노드에 결합되며, 상기 게이트 전극이 상기 제1전원공급장치에 결합된 제11트랜지스터; 게이트, 소스 및 드레인 전극을 가지며, 상기 드레인 전극이 상기 제6노드에 결합되고, 상기 소스 전극이 제1전원공급장치에 결합되며, 상기 게이트 전극이 상기 제7노드에 결합된 제12트랜지스터와; 복수의 커패시터를 구비하며, 상기 복수의 커패시터에 상기 제1,2,3,4,5,6 및 7노드가 각각 결합되고, 각각의 상기 커패시터가 각각의 클럭펄스를 수신하도록 결합된 것을 특징으로 하는 충전펌프.
  7. 제6항에 있어서, 상기 1,2,3,4,5,6,7,8,9,10,11 및 12트랜지스터는 p-형 전계효과 트랜지스터인 것을 특징으로 하는 충전펌프.
  8. 제6항에 있어서, 상기 커패시터는 게이트, 소스 및 드레인 전극을 가진 p-형 전계효과 트랜지스터이며, 상기 소스 및 드레인 전극은 함께 결합된 것을 특징으로 하는 충전펌프.
  9. 제6항에 있어서, 상기 제1 및 제2트랜지스터는 상기 제8 및 제12트랜지스터보다 더 큰 것을 특징으로 하는 충전펌프.
  10. 제6항에 있어서, 상기 제2노드에 결합된 상기 커패시터는 상기 제6노드에 결합된 상기 커패시터보다 더 큰 것을 특징으로 하는 충전펌프.
  11. 충전펌프를 동작시키는 방법에 있어서, 전원공급장치를 제1노드에 결합하도록 스위치를 제어하고 전원공급전압 이하인 문턱전압의 크기를 가진 제1전압을 상기 제1스위치에 공급하는 단계; 제1노드 전압의 크기를 증가시키도록 상기 제1노드에 제어전압을 공급하는 단계; 및 상기 제1노드를 제2노드에 결합하도록 제2스위치를 제어하고, 상기 증가된 제1노드전압 이하인 다른 문턱전압이 크기를 갖는 제3전압을 상기 제2 스위치에 공급하는 단계로 구성되며; 여기서 상기 공급하는 제1, 제2 및 제3전압은 상기 제1스위치가 상기 전원공급장치를 상기 제1노드에 결합하고 있는 동안 상기 제1노드전압크기가 증가하지 않고, 상기 제2스위치가 상기 제1노드를 상기 제2노드에 결합하고 있는 동안 상기 제1노드 전압크기가 감소하지 않도록 타이밍 시퀀스를 갖는 것을 특징으로 하는 충전펌프를 동작시키는 방법.
  12. 제11항에 있어서, 상기 단계는 반복되는 것을 특징으로 하는 충전펌프를 동작시키는 방법.
  13. 충전펌프에 있어서, 게이트 전극, 제1전극 및 제2전극을 가지며, 상기 게이트 전극이 제1노드에 결합되고, 상기 제1전극이 기판에 결합되며 상기 제2전극이 클럭펄스를 수신하도록 추가로 결합된 제2노드에 결합된 제1트랜지스터; 게이트 전극, 제1전극 및 제2전극을 가지며, 상기 제1전극이 상기 제2노드에 결합되고, 상기 제2전극이 전원공급장치에 결합되며 상기 게이트 전극이 제3노드에 결합된 제2트랜지스터; 및 상기 제1 및 제3노드에 결합되며, 상기 제1 및 제3노드에 제1 및 제2전위를 각각 제공하는 전압발생회로를 구비하며, 여기서 상기 제2전위의 크기가 상기 제2트랜지스터의 문턱값에 의해 상기 전원공급장치의 크기 이하로 되고, 상기 제1전위의 크기가 상기 제1트랜지스터의 문턱값에 의해 상기 제2노드에 크기 이하로 되는 것을 특징으로 하는 충전펌프.
  14. 제13항에 있어서, 상기 전압발생회로는 다른 충전펌프 및 복수의 트랜지스터를 구비하고 상기 회로는 상기 클럭펄스 및 복수의 클럭펄스를 수신하도록 결합된 것을 특징으로 하는 충전펌프.
  15. 제13항에 있어서, 상기 클럭펄스를 수신하도록 상기 제2노드에 결합된 전하저장장치를 추가로 구비하여 상기 전하저장장치가 상기 클럭펄스를 추종하는 상기 제2노드에 신호를 제공하는 것을 특징으로 하는 충전펌프.
KR1019930021421A 1992-10-15 1993-10-15 효율적 네가티브 충전펌프 KR970004464B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US961,439 1992-10-15
US07/961,439 US5347171A (en) 1992-10-15 1992-10-15 Efficient negative charge pump

Publications (2)

Publication Number Publication Date
KR940010446A KR940010446A (ko) 1994-05-26
KR970004464B1 true KR970004464B1 (ko) 1997-03-27

Family

ID=25504474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021421A KR970004464B1 (ko) 1992-10-15 1993-10-15 효율적 네가티브 충전펌프

Country Status (5)

Country Link
US (1) US5347171A (ko)
EP (1) EP0593105B1 (ko)
JP (1) JP2815292B2 (ko)
KR (1) KR970004464B1 (ko)
DE (1) DE69310308T2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335200A (en) * 1993-01-05 1994-08-02 Texas Instruments Incorporated High voltage negative charge pump with low voltage CMOS transistors
KR0132641B1 (ko) * 1993-05-25 1998-04-16 세끼모또 타다히로 기판 바이어스 회로
JP2560983B2 (ja) * 1993-06-30 1996-12-04 日本電気株式会社 半導体装置
US5811990A (en) 1993-10-15 1998-09-22 Micron Technology, Inc. Voltage pump and a level translator circuit
US6424202B1 (en) * 1994-02-09 2002-07-23 Lsi Logic Corporation Negative voltage generator for use with N-well CMOS processes
KR0145758B1 (ko) * 1994-08-24 1998-08-01 김주용 반도체 소자의 전압 조정 회로
JP3244601B2 (ja) * 1994-12-09 2002-01-07 富士通株式会社 半導体集積回路
KR100208443B1 (ko) * 1995-10-14 1999-07-15 김영환 네가티브 전압 구동회로
DE69531349D1 (de) * 1995-10-31 2003-08-28 St Microelectronics Srl Spannungsgenerator für nichtflüchtige elektrisch-programmierbare Speicherzellen
US5872469A (en) * 1996-04-05 1999-02-16 Analog Devices, Inc. Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge
US6064250A (en) * 1996-07-29 2000-05-16 Townsend And Townsend And Crew Llp Various embodiments for a low power adaptive charge pump circuit
FR2773012B1 (fr) * 1997-12-24 2001-02-02 Sgs Thomson Microelectronics Dispositif a pompe de charges negatives
US6215708B1 (en) 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
JP4754102B2 (ja) * 2001-06-11 2011-08-24 エルピーダメモリ株式会社 負電圧発生回路および半導体記憶装置
US7034601B2 (en) * 2003-04-04 2006-04-25 Stmicroelectronics, S.R.L. Hybrid inductive-capacitive charge pump with high diode driving capability
US7382177B2 (en) * 2004-10-25 2008-06-03 Micron Technology, Inc. Voltage charge pump and method of operating the same
US8081785B2 (en) * 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation High efficiency converter providing switching amplifier bias
US7498880B2 (en) 2006-03-21 2009-03-03 Leadis Technology, Inc. Class L amplifier
US20070285176A1 (en) * 2006-03-21 2007-12-13 Leadis Technology, Inc. Phase-Slipping Phase-Locked Loop
US8081777B2 (en) 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation Volume-based adaptive biasing
US20070236295A1 (en) * 2006-03-21 2007-10-11 Leadis Technology, Inc. FM Power Amplifier With Antenna Power Control
US7408414B2 (en) * 2006-03-21 2008-08-05 Leadis Technology, Inc. Distributed class G type amplifier switching method
US7522433B2 (en) * 2006-03-21 2009-04-21 Fairchild Semiconductor Corporation Efficient voltage rail generation
US8179372B1 (en) 2007-10-01 2012-05-15 Integrated Device Technology, Inc. Electronic display with array context-sensitive search (ACS) technology
US7733178B1 (en) 2007-10-24 2010-06-08 Fairchild Semiconductor Corporation High efficiency audio amplifier
US7750732B1 (en) 2007-12-04 2010-07-06 Fairchild Semiconductor Corporation Adaptive rail amplifier (ARA) technology
US8914963B2 (en) 2009-10-08 2014-12-23 Bic-Violex S.A. Mounting station and method for automatically assembling a razor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3067215D1 (en) * 1979-12-13 1984-04-26 Fujitsu Ltd Charge-pumping semiconductor memory cell comprising a charge-storage region and memory device using such a cell
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
DE3371961D1 (en) * 1983-05-27 1987-07-09 Itt Ind Gmbh Deutsche Mos push-pull bootstrap driver
US4591738A (en) * 1983-10-27 1986-05-27 International Business Machines Corporation Charge pumping circuit
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
US4638464A (en) * 1983-11-14 1987-01-20 International Business Machines Corp. Charge pump system for non-volatile ram
US4797899A (en) * 1986-12-15 1989-01-10 Maxim Integrated Products, Inc. Integrated dual charge pump power supply including power down feature and rs-232 transmitter/receiver
US4812961A (en) * 1987-05-15 1989-03-14 Linear Technology, Inc. Charge pump circuitry having low saturation voltage and current-limited switch
US4883976A (en) * 1987-12-02 1989-11-28 Xicor, Inc. Low power dual-mode CMOS bias voltage generator
FR2642240B1 (fr) * 1989-01-23 1994-07-29 Sgs Thomson Microelectronics Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques
DE3931596A1 (de) * 1989-03-25 1990-10-04 Eurosil Electronic Gmbh Spannungsvervielfacherschaltung
JP2531267B2 (ja) * 1989-06-20 1996-09-04 日本電気株式会社 チャ―ジポンプ
US5036229A (en) * 1989-07-18 1991-07-30 Gazelle Microcircuits, Inc. Low ripple bias voltage generator
EP0410029B1 (de) * 1989-07-25 1995-01-04 Siemens Aktiengesellschaft Schaltungsanordnung zur Nachlaufsynchronisation
JP2780365B2 (ja) * 1989-08-14 1998-07-30 日本電気株式会社 基板電位発生回路
EP0427084B1 (en) * 1989-11-08 1994-12-14 National Semiconductor Corporation Maximum swing cascode circuit for a bipolar charge pump
US5008799A (en) * 1990-04-05 1991-04-16 Montalvo Antonio J Back-to-back capacitor charge pumps
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors

Also Published As

Publication number Publication date
KR940010446A (ko) 1994-05-26
DE69310308D1 (de) 1997-06-05
EP0593105A1 (en) 1994-04-20
EP0593105B1 (en) 1997-05-02
DE69310308T2 (de) 1997-08-14
JP2815292B2 (ja) 1998-10-27
JPH06217526A (ja) 1994-08-05
US5347171A (en) 1994-09-13

Similar Documents

Publication Publication Date Title
KR970004464B1 (ko) 효율적 네가티브 충전펌프
US6154088A (en) Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US4621315A (en) Recirculating MOS charge pump
KR950002726B1 (ko) 기판전압 발생기의 전하 펌프 회로
US6359501B2 (en) Charge-pumping circuits for a low-supply voltage
US5412257A (en) High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
US6198340B1 (en) High efficiency CMOS pump circuit
US20020145465A1 (en) Efficient charge pump apparatus and method for operating the same
EP0231204B1 (en) Back bias generator
TWI728184B (zh) 半導體裝置
EP0066974B1 (en) Improved substrate bias generator
US7724073B2 (en) Charge pump circuit
JP3431774B2 (ja) 混合電圧システムのための出力ドライバ
WO1996033496A1 (en) Reference for cmos memory cell having pmos and nmos transistors with a common floating gate
US6147519A (en) Low-voltage comparator with wide input voltage swing
US6177829B1 (en) Device for improving the switching efficiency of an integrated circuit charge pump
US6127875A (en) Complimentary double pumping voltage boost converter
US6137342A (en) High efficiency semiconductor substrate bias pump
KR100576812B1 (ko) 전하펌프회로 및 고전압 발생회로
CN114157141B (zh) 电荷泵和集成电路芯片
US20230057051A1 (en) Self clocked low power doubling charge pump
KR960001076B1 (ko) 발진 유도 회로
KR100396690B1 (ko) 챠지 펌프 회로
JPH0865147A (ja) チャージ・ポンプ回路
JP2635281B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120627

Year of fee payment: 16

EXPY Expiration of term