KR970004371A - 비터비 복호기 - Google Patents

비터비 복호기 Download PDF

Info

Publication number
KR970004371A
KR970004371A KR1019950018785A KR19950018785A KR970004371A KR 970004371 A KR970004371 A KR 970004371A KR 1019950018785 A KR1019950018785 A KR 1019950018785A KR 19950018785 A KR19950018785 A KR 19950018785A KR 970004371 A KR970004371 A KR 970004371A
Authority
KR
South Korea
Prior art keywords
storage device
state
output
value
state value
Prior art date
Application number
KR1019950018785A
Other languages
English (en)
Other versions
KR0140779B1 (ko
Inventor
오대일
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950018785A priority Critical patent/KR0140779B1/ko
Priority to US08/672,076 priority patent/US5859861A/en
Priority to JP8170095A priority patent/JPH09181619A/ja
Priority to DE19626076A priority patent/DE19626076C2/de
Priority to CN96106939A priority patent/CN1142143A/zh
Publication of KR970004371A publication Critical patent/KR970004371A/ko
Application granted granted Critical
Publication of KR0140779B1 publication Critical patent/KR0140779B1/ko
Priority to US09/159,636 priority patent/US5960011A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 디지탈 전송 데이타에 순방향 오류 정정(Forward Error Correction)을 제공하기 위해 사용되어 잡음이 존재하는 전송선로상에서 디지탈 통신의 성능을 향상시키는 길쌈부호화(Convolutional Encoding) 및 비터비 복호법에 관한 것으로, 입력신호의 유사성(Branch Metric)을 연산하기 위한 유사성(Branch Metric)연산장치; 생존자경로 정보 및 상태값을 연산하기 위한 ACS연산장치; 최대 유사값을 검출하는 최대 유사값 검출장치; 상기 최대 유사값 검출장치로부터 얻어지는최대 유사값을 저장하는 최대 유사값 저장장치; 상기 최대 유사값 검출장치로부터 얻어지는 최대 유사값을 가지는 상태의 주소를 입력으로 역추적을 제어하여 복호하는 역추적 제어장치; 상기 최대 유사값 저장장치로부터 얻어지는 최대 유사값을 이용하여 상태값을 정규화하는 정규화 연산장치; 상태값 저장을 위한 상태값 저장장치; 및 상기 ACS 연산장치로 부터출력되는 생존자경로 정보를 저장하기 위한 경로 저장장치로 구성된다.

Description

비터비 복호기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 버터기 복호기의 구성예를 도시한 블럭도, 제7도는 본 발명의 비터기 복호기의 다른 구성예를 도시한 블럭도.

Claims (9)

  1. 입력 단자(1)로 입력되어 유사성(Branch Metric)을 연산하는 유사성 연산장치(2)와, 상기 유사성(BranchMetric)연산장치(2)로부터 입력되는 유사성과 상태값 저장 장치(5)로부터 입력되는 전시간에서의 상태값을 입력 받아 현재 시간에서의 생존자경로 정보와 상태값을 연산하는 ACS 연산 장치(3)와, 상태값 데이타 넘침 현상을 방지하기 위해 ACS연산 장치(3)로부터 입력되는 상태값으로부터 최대 유사값 저장 장치(7)로부터 입력되는 전 상태의 최대 유사값을 이용하여 정규화 연산을 실행하며, 정규화된 상태값을 출력하는 정규화 연산 장치(4)와, 정규화 연산 장치(4)에서 입력되는 정규화된 각 상태의 상태값을 저장하며, 출력은 ACS 연산 장치(3)로 입력되어 각 상태의 생존자 경로 정보 및 생존자의 상태값 연산에 사용되는 상태값 저장 장치(5)와, 상태값 저장 장치(5)로부터 입력되는 정규화된 상태값으로부터 최대 유사값을 검출하는 최대 유사값 검출장치(6)와, 최대 유사값 검출장치(6)로부터 전시간에서의 최대 유사값을 입력받아 저장하며, 정규화 연산을 위해 정규화 연산 장치(4)로 출력하는 최대 유사값 저장 장치(7)와, 최대 유사값 검출장치(6)으로부터입력되는 최대 유사값을 가지는 상태의 주소를 이용하여 복호된 데이타를 출력하는 역추적 제어장치(8), 및 상기 ACS 연산 장치(3)로부터 출력되는 생존자 경로 정보를 저장하기 위한 경로 저장장치(9)로 구성되는 것을 특징으로 하는 비터비복호기.
  2. 제1항에 있어서, 상기 경로 저장 장치(9)의 내부에 주기차를 보상하기 위한 메모리가 포함되는 것을 특징으로 하는 비터비 복호기.
  3. 제1항에 있어서, 상기 ACS 장치(3)와 경로저장장치(9)의 사이에 주기차를 보상하기 위한 메모리가 포함되는 것을 특징으로 하는 비터비 복호기.
  4. 제1항에 있어서, 상기 ACS 연산장치는 상기 유사성 연산장치의 출력 및 상기 상태값 저장장치의 출력을 입력받아 각 상태의 생존자 경로 정보와 상태값을 연산하여 생존자 경로 정보출력을 상기 경로 저장 장치(9)의 입력에 연결되고, 상태값 출력은 정규화 연산 장치(4)의 입력에 연결되는 것을 특징으로 하는 비터비 복호기.
  5. 제1항에 있어서, 상기 정규화 연산 장치(4)는 상기 ACS 연산장치(3)의 출력 및 상기 최대 유사값 저장 장치(7)의 출력을 입력으로 하여 정규화 연산을 실행한 후 그 출력을 상기 상태값 저장 장치(5)의 입력에 연결하는 것을 특징으로 하는 비터비 복호기.
  6. 입력 단자(1)로 입력되어 유사성(Branch Metric)을 연산하는 유사성 연산 장치(12)와, 상기 유사성 연산장치(12)의 출력인 유사성을 입력받고, 최대 유사값 저장 장치(7)로부터 입력되는 최대 유사값을 이용하여 정규화 연산을실행하는 정규화 연산 장치(14)와, 상기 정규화 연산 장치(14)의 출력 및 상태값 저장장치(15)로부터 출력되는 상태값을 입력으로 생존자 경로 정보와 상태값을 연산하는 ACS 연산 장치(13)와, 상기 ACS 연산 장치(13)로 출력된 상태값을 입력받아 저장하며, 출력은 ACS 연산 장치(13)로 입력되어 각 상태의 생존자 경로 정보 및 생존자의 상태값 연산에 사용되는상태값 저장 장치(15)와, 상태값 저장 장치(15)로부터 입력되는 정규화된 상태값으로부터 최대 유사값을 검출하는 최대유사값 검출장치(16)와, 최대 유사값 검출장치(16)로부터 전시간에서의 최대 유사값을 입력받아 저장하며, 정규화 연산을 위해 정규화 연산 장치(14)로 출력하는 최대 유사값 저장장치(17)와, 최대 유사값 검출장치(16)으로부터 입력되는 최대유사값을 가지는 상태의 주소를 이용하여 복호된 데이타를 출력하는 역추적 제어장치(18), 및 상기 ACS 연산 장치(13)로부터 출력되는 생존자 경로 정보를 저장하기 위한 경로 저장장치(19)로 구성되는 것을 특징으로 하는 비터비 복호기.
  7. 제6항에 있어서, 상기 경로 저장장치(19)의 내부에 주기차를 보상하기 위한 메모리가 포함되는 것을 특징으로 하는 비터비 복호기.
  8. 제6항에 있어서, 상기 ACS 장치(13)와 경로 저장장치(19)의 사이에 주기차를 보상하기 위한 메모리가 포함되는 것을 특징으로 하는 비터비 복호기.
  9. 제6항에 있어서, 상기 ACS 연산장치는 상기 정규화 연산 장치의 출력 및 상기 상태값 저장장치의 출력을 입력받아 각 상태의 생존자 경로 정보와 상태값을 연산하여 생존자 경로 정보출력을 상기 경로 저장장치(19)의 입력에 연결되고, 상태값 출력은 상태값 저장장치(15)의 입력에 연결되는 것을 특징으로 하는 비터비 복호기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018785A 1995-06-21 1995-06-30 비터비 복호기 KR0140779B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950018785A KR0140779B1 (ko) 1995-06-30 1995-06-30 비터비 복호기
US08/672,076 US5859861A (en) 1995-06-21 1996-06-26 High speed viterbi decoder
JP8170095A JPH09181619A (ja) 1995-06-30 1996-06-28 ビタービ復号器とその復号方法
DE19626076A DE19626076C2 (de) 1995-06-30 1996-06-28 Viterbi-Decodierer und Synchronisierungs-/Nichtsynchronisierungserkennungsgerät dafür
CN96106939A CN1142143A (zh) 1995-06-30 1996-07-01 维特比解码器
US09/159,636 US5960011A (en) 1995-06-30 1998-09-24 Viterbi decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018785A KR0140779B1 (ko) 1995-06-30 1995-06-30 비터비 복호기

Publications (2)

Publication Number Publication Date
KR970004371A true KR970004371A (ko) 1997-01-29
KR0140779B1 KR0140779B1 (ko) 1998-07-15

Family

ID=19419202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018785A KR0140779B1 (ko) 1995-06-21 1995-06-30 비터비 복호기

Country Status (1)

Country Link
KR (1) KR0140779B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134806B1 (ko) * 2005-01-19 2012-04-13 엘지전자 주식회사 부호 복호 방법

Also Published As

Publication number Publication date
KR0140779B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
JP3120511B2 (ja) ビタビ復号装置
JPH09181619A (ja) ビタービ復号器とその復号方法
US6070263A (en) Circuit for use in a Viterbi decoder
KR100346529B1 (ko) 디지탈신호프로세서
US5499254A (en) Apparatus for error-correct decoding in a digital data communications system
KR20020048975A (ko) 비터비 디코더 용 고속 ａｃｓ 유닛
US6792570B2 (en) Viterbi decoder with high speed processing function
KR960020492A (ko) 비터비복호기에서 트레이스백 수행장치
KR102415394B1 (ko) 비터비 디코더 매커니즘을 갖는 전자 시스템 및 그것의 동작 방법
KR20010039957A (ko) 비터비 복호장치 및 비터비 복호방법
US8489972B2 (en) Decoding method and decoding device
KR970004371A (ko) 비터비 복호기
US20040064781A1 (en) Viterbi decoder and Viterbi decoding method
US7852960B2 (en) Method of computing path metrics in a high-speed Viterbi detector and related apparatus thereof
JPH05175852A (ja) 誤り訂正符復号装置
KR20040050754A (ko) 고속 비터비 디코더
Lee et al. A single-chip Viterbi decoder for a binary convolutional code using an adaptive algorithm
JPH0349426A (ja) ヴィタビ復号器
JPH07264080A (ja) ビタビ復号装置
EP0655843A1 (en) Digital receiver with minimum cost index register
KR100459419B1 (ko) 비터비 디코더
KR970068191A (ko) 비터비 복호데이터의 품질평가정보 습득방법 및 그에 적합한 장치
JPH07147546A (ja) ビタビ復号器
JP3229047B2 (ja) ビタビ復号器
WO2001069796A1 (en) Viterbi decoder

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee