KR970001848B1 - 액정 패널의 구동 방법 - Google Patents

액정 패널의 구동 방법 Download PDF

Info

Publication number
KR970001848B1
KR970001848B1 KR1019920020968A KR920020968A KR970001848B1 KR 970001848 B1 KR970001848 B1 KR 970001848B1 KR 1019920020968 A KR1019920020968 A KR 1019920020968A KR 920020968 A KR920020968 A KR 920020968A KR 970001848 B1 KR970001848 B1 KR 970001848B1
Authority
KR
South Korea
Prior art keywords
voltage
pixel
flc
scan
signal
Prior art date
Application number
KR1019920020968A
Other languages
English (en)
Other versions
KR930010835A (ko
Inventor
다까지 누마오
히로후미 가쯔세
Original Assignee
샤프 가부시끼가이샤
쯔지 하루오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시끼가이샤, 쯔지 하루오 filed Critical 샤프 가부시끼가이샤
Publication of KR930010835A publication Critical patent/KR930010835A/ko
Application granted granted Critical
Publication of KR970001848B1 publication Critical patent/KR970001848B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

내용 없음.

Description

액정 패널의 구동 방법
제1도는 FLCD의 표시 시스템의 개략적 구조를 도시한 블록도.
제2도는 FLCD에 사용된 FLC 패널의 구조를 도시한 단면도.
제3도는 문자 A B C D가 FLCD가 표시된 상태를 도시한 도면.
제4도는 개인용 컴퓨터로부터 출력 신호를 도시한 파형도.
제5도는 출력 신호에 의해 매트릭스 형태로 표시된 데이타를 도시한 단면.
제6도는 출력 신호에 의해 매트릭스 형태로 표시된 데이타를 도시한 단면.
제7(a)도는 유리 기판으로부터 관찰된 FLC 분자의 상태를 도시한 도면이고, 제7(b)도는 스멕틱(smectic) C위상으로 FLC 분자의 상태를 도시한 도면.
제8도는 본 발명의 구현예에 따른 표시 제어기의 개략적 구조를 도시한 블록도.
제9도는 본 발명의 구현예에 따른 FLC 패널을 구동하는데 사용된 각각의 인가 전압을 도시한 파형도.
제10도는 본 발명의 구현예에 따른 FLC 패널을 구동하는데 사용된 각각의 인가 전압을 도시한 파형도.
제11도는 본 발명의 구현예에 따른 FLC 패널을 구동하는데 사용된 각각의 인가 전압을 도시한 파형도.
제12도는 본 발명의 구현예에 따른 FLC 패널의 주사 전극, 신호 전극 및 화소에 인가된 전압을 도시한 파형도.
제13도는 종래의 기술에 따른 FLC 패널을 구동하는데 사용된 각각의 인가 전압을 도시한 파형도.
제14도는 제15도의 측정 조건을 도시한 전압 파형도.
제15도는 종래의 기술에 따라 △ε0을 갖는 FLC 재료의 전압과 메모리 펄스 폭 특성을 도시한 그래프.
제16도는 종래의 기술에 따른 FLC 패널을 구동하는데 사용된 각각의 인가 전압을 도시한 파형도.
제17도는 다른 종래의 기술에 따른 FLC 재료의 전압과 응답시간 특성을 도시한 그래프.
제18도는 실제로 측정된 FLC 재료의 전압과 메모리 펄스 폭 특성을 도시한 그래프.
제19도는 연마 방향과 쉐브런(chevron) 방향 사이의 관계에 따른 배향 상태(state of orientation)를 정의하는 이론적 다이아그램.
제20도는 암 또는 명인 메모리 상태로 화소에 주어질 거의 동일한 광학적 특성을 갖는 전압 파형의 조합을 도시한 파형도.
제21도는 주사 전극에 선택 전압이나 비선택 전압이 인가되고 신호 전극에 재기를 전압이나 홑드 전압이 인가되는 4종류의 화소 사이의 전압 관계를 계산하기 위한 파형도.
제22도는 암 또는 명인 메모리 상태로 화소에 주어질 거의 동일한 광학적 특성을 갖는 인가 전압의 파형의 조합을 도시한 파형도.
제23도는 암 또는 명인 메모리 상태로 화소에 주어질 거의 동일한 광학적 특성을 갖는 인가 전압 파형의 조합을 도시한 파형도.
제24도는 암 또는 명인 메모리 상태로 화소에 주어질 거의 동일한 광학적 특성을 갖는 인가 전압 파형의 조합을 도시한 파형도.
제25도는 실제로 측정된 FLC 재료의 전압과 메모리 펄스 폭 특성을 도시한 그래프.
제26도는 실제로 측정된 FLC 재료의 전압과 펄스 폭 특성을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : FLC패널 2 : 퍼스널 컴퓨터(PC)
3 : CRT 표시부 4 : FLCD
5a,5b : 유리기판 6a,6b : 절연막
7a,7b : 배향막 8 : 밀봉제
9: FLC 10a,10b : 편광판
11,12 : 구동회로 13 : 표시 제어기
14 : 인터스페이스 회로 15 : 표시 메모리 회로(1,5)
16 : 그룹 메모리 회로 17 : 이동(異同) 메모리 회로
18 : 입력 제어회로 19 : 출력 제어회로
20 : 어드레스 회로 21 : 구동 제어회로
본 발명은 액정 패널의 구동 방법에 관한 것으로, 특히 강유전성 액정(이하, FLC라 한다)을 사용하는 액정 패널의 구동방법에 관한 것이다.
제2도는 FLC 패널의 구조를 도시한 개략적 단면도이다. 보다 구체적으로는, 유리 기판(5a,5b)이 서로 대향하도록 제공된다. 유리 기판(5a)의 표면에는 복수의 신호 전극(S)이 서로 평행하게 배치된다. 이 신호 전극(S)은 투명하고, 산화주석인듐(이하, ITO라 한다)등으로 구성된다. 신호 전극(S)은 SiO2등으로 구성되는 투명 절연막(6a)으로 피복된다.
신호 전극(S)에 대향되는 유리 기판(5b)의 표면에는 복수의 주사 전극(L)이 신호 전극(S)에 수직으로 서로 평행하게 배치된다. 이 주사 전극(L)은 투명하고 ITO등으로 구성된다. 주사 전극(L)은 SiO2등으로 구성되는 투명 절연막(6b)으로 피복된다.
절연막(6a,6b) 위에는 연마 처리(rubbing processing)되고 폴리비닐 알코올 등으로 구성된 투명 배향막(7a,7b)이 형성된다. 유리기판(5a,5b)은 인입구(inlet)만 남겨진채 밀봉제(8)로 서로 접착된다. 배향막(7a,7b) 사이에 형성된 공간으로 인입구를 통해 진공 주입법(vacuum injection)으로 FLC(9)가 주입된다. 이어서, 밀봉제(8)로 인입구를 밀봉한다.
이렇게 접착된 유리 기판(5a,5b)은 편광판(10a,10b) 사이에 삽입된다. 이 편광판(10a,10b)은 그 편광축이 서로 수직되도록 제공된다.
제3도는 FLC 패널(1)의 주사 전극(L)과 신호 전극(S)이 각각 주사축 구동회로(11)와 신호축 구동회로(12)에 접속되는 FLC 표시부(이하, FLCD라 한다)(4)의 개략적 구조를 도시한 평면도이다.
편의상, 16개의 주사 전극(L)과 16개의 신호 전극(S)을 갖는, 즉 16×16 화소로 형성된 FLCD(4)에 관해 설명한다. 각각의 주사 전극(L)은 문자 L에 첨자 i(i=0~F)를 붙여 코드화된다. 이하의 설명에서, 주어진 주사 전극(Li)과 주어진 신호 전극(Sj)이 서로 교차한 부분의 화소나 셀(cell)의 화소를 Aij라 한다.
주사측 구동회로(11)는 주사 전극(L)에 전압을 인가하는 역할을 하고 도면에 도시하지 않은 어드레스 디코더, 래치 및 아날로그 스위치를 포함한다. 더 구체적으로, 주사측 구동회로(11)는 특정화된 어드레스(Ax)에 대응하는 주사 전극(Li)에 선택전압(Vc1)을 인가하고, 나머지 주사 전극(Lk)(k≠i)에 비선택 전압(Vc0)을 인가한다. 신호측 구동회로(12)는 신호 전극(S)에 전압을 인가하는 역할을 하고, 도면에 도시하지 않은 시프트 레지스터, 래치 및 아날로그 스위치를 포함한다. 더 구체적으로, 신호측 구동회로(12)는 데이타(DATA)가 1인 신호 전극(S)에 활성 전압(VS1)을 인가하고, 데이타(DATA)가 0인 신호 전극(S)에 비활성 전압(VS0)을 인가한다.
제7(b)도에 도시된 바와 같이, 화소(Aij)를 형성하는 FLC 분자(101)는 주축 방향에 수직으로 자발 분극(Ps)을 갖고, 전계(E)와 자발 분극(Ps)의 백터 곱에 비례하는 힘을 받으며, 원추(102)의 표면상을 이동한다. 전계(E)는 주사 전극(L)과 신호 전극(S)의 전압에 의해 생긴다. 원추(102)는 틸트각(tilt angle)의 2배인 정점각 2θ (apex angle)을 갖는다. FLC 분자(101)는 2개의 안정 상태를 갖는다. 전계(E)에 의해 제7도(a)도에 도시된 축(107)까지 이동될 때는 FLC분자는 안정 상태(105)로 된다.
전계(E)에 의해 축(106)까지 이동될때는, 안정 상태(104)로 된다. 소정의 안정 상태에 있는 FLC 분자(101)가 전계(E)에 의해 이동하면, 그 안정 상태가 변하지 않는 동안 원래의 안정 상태로 복귀하기 위한 복원력이 FLC 분자(101)에 작용한다.
FLC 분자에 작용하는 다른 힘은 주축과 부축 방향의 유전율 편차(△ε)와 전계(E)의 제곱에 비례한다.
더 자세하게, FLC 분자에 작용하는 힘은 다음과 같다.
[수학식 1]
F=k0×Ps×E+k1×△ε×E2……………………………………(1)
네가티브 유전 이방성△ε를 갖는 FLC 재료를 패널에 밀봉할 때, 유전 이방성 △ε0의 영향으로 생긴 힘은 전계 Ee 이하일 경우 자발 분극(Ps)의 영향으로 생긴 힘보다 훨씬 더 크다. 이러한 힘은 전계가 Ef이상일 경유에는 서로 거의 동일하다.
예를 들면, 일본국 특허 공개 공보 56933/1987, 280824/1987 및 24234/2989에는 상기의 것을 이용하는 FLC 패널의 구동 방법이 기재되어 있다. 제17도는 일본국 특허 공개 공보 24234/1989에 기재된 FLC 재료의 전압과 응답 속도 사이의 관계를 나타낸 그래프를 도시하고 있다.
제16도에 도시된 것은 일본국 특허공개공보 24234/1989에 기재된 구동 방법이다.
화소(Aij)를 형성하는 FLC 분자의 안정 상태는 다음과 같은 방식으로 다른 안정 상태로 변화되거나 재기록된다. 보다 구체적으로는, 제16도(1)도에 도시된 전압 파형을 주사 전극(Li)에 인가할 때, 제16도(3)도에 도시된 전압 파형은 신호 전극(Sj)에 인가되고 제16도(5)도에 도시된 전압 파형은 화소(Aij)를 형성하는 FLC 분자에 인가딘다. 따라서, FLC 분자의 안정 상태가 다른 안정 상태로 변화되거나 재기록된다. 화소(Aij)를 형성하는 FLC 분자의 안정 상태는 다음과 같은 방식으로 다른 안정 상태로 변화한다.
보다 구체적으로는 제16도(1)도에 도시된 전압 파형을 주사전극(Li)에 인가할 때, 제16(4)도에 도시된 전압 파형은 신호 전극(Sj)에 인가되고 제16(6)도에 도시된 전압 파형은 화소(Aij)를 형성하는 FLC 분자에 인가된다. 따라서, FLC 분자의 안정 상태가 다른 안정 상태로 변한다. 화소(Aij)(K≠i)를 형성하는 FLC분자의안정 상태기 변하면, 제16(2)도에 도시된 전압 파형이 주사 전극(Li)에 인가되고 제16(3)도 또는 제16(4)도에 도시된 전압 파형이 신호 전극(Sj)에 인가된다. 따라서, 제16(7)도 또는 제16(8)도에 도시된 전압 파형이 화소(Aij)를 형성하는 FLC 분자에 인가되어 FLC분자의 안정 상태가 변하지 않는다.
제16(6)도 또는 제16도(5)도의 전압(-Va) 또는 (Va)의 절대값이 제17도에 도시된 바와 같이 약 30V이고 유전 이방성(△ε0)의 영향이 자발 분극(Ps)의 영향보다 작은 영역에 전압이 있는 경우와, 제16(5) 또는 제16(6)도의 전압(-Va -2Vb) 또는 (Va+2Vb)의 절대값이 제17도에 도시된 바와 같이 약 50V이고 유전이방성(△ε 0)의 영향이 자발 분극(Ps)의 영향과 거의 같은 영역에 전압이 있는 경우, 상기 구동 방법을 실행할 수 있다. 그 이유는, 전자(the former)의 전압에 의해 FLC 분자에 작용하는 힘이 후자의 전압에 의해 FLC 분자에 작용하는 힘보다 크기 때문이다. 이는 전압이 30~40V일 때 제17도에 도시된 응답 시간이 최소값을 갖고 전압이 40V 이상일 때는 전압이 30V일 경우에 비해 응답 시간이 더 크기 때문이라고 추정될 수 있다.
미합중국에서 91년 개최된 FLC 학회에서, RESE 주식회사는 네거티브 유전 이방성을 갖고 BDH 주식회살에서 제조된 FLC 재료(SCE8)를 사용한 조어스/앨비 강유전성 멀티플렉싱 구조(The JOERS/ALVEY F erroelectric Multiplexing Scheme)를 발표했다.
제15도는 상기 논문에 기재된 FLC 재료(SCE8)의 전압과 메모리 펄스 폭 사이의 관계를 도시하고 있다.
제15(a)도에 도시된 데이타는 ±10V의 바이어스 전압이 제14(b)도에 도시된 바와 같이 중첩된 펄스를 인가하여 얻어진다. 제15(b)도에 도시된 데이타는 ±0V의 바이어스 전압이 제14(a)도에 도시된 바와 같이, 중첩된 펄스를 인가하여 얻어진다. 상술한 논문에 설명된 구동 방법에 따르면, 스크린을 재기록하는데는 2개의 필드가 필요하다. 제13(b)도에 도시된 구동 파형은 제1필드에 인가되고, 제13(b)도에 도시된 구동 파형은 제2필드에 인가된다.
화소(Aij)를 형성하는 FLC 분자의 안정 상태는 다음과 같은 방식으로 다른 안정상태로 변화된다. 보다 구체적으로, 제13(a)(1)도에 도시된 선택 전압을 제1필드의 주사 전극(Li)에 인가하면, FLC 분자의 안정 상태가 다른 안정 상태로 변화하도록 제13(a)(3)도에 도시된 재기록 전압이 신호 전극(Sj)에 인가되고 제13(a)(5)도에 도시된 전압 파형은 화소(Aij)를 형성하는 FLC 분자에 인가된다. 더우이, 제13(b)(1)도에 도시된 선택 전압을 제2필드의 주사 전극(Li)에 인가하면, FLC 분자의 안정 상태가 변화하지 않도록 제13(b)(4)도에 도시된 홀드전압(holding voltage)은 신호 전극(Sj)에 인가되고 제13(b)(6)도에 도시된 전압 파형은 화소(Aij)를 형성한 FLC 분자에 인가된다.
화소(Aij)를 형성하는 FLC 분자의 안정 상태는 다음과 같은 방식으로 다른 안정상태로 변화된다. 보다 구체적으로, 제13(a)(1)도에 도시된 선택 전압을 제1필드의 주사 전극(Li)에 인가하면, FLC 분자의 안정 상태가 변화되지 않도록 제13(a)(4)도에 도시된 홀드 전압이 신호 전극(Sj)에 인가되고 제13(a)(6)도에 도시된 전압 파형이 화소(Aij)를 형성하는 FLC 분자에 인가된다. 그 외에도, 제13(b)(1)도에 도시된 선택 전압을 제2필드의 주사 전극(Li)에 인가하면, FLC 분자의 안정 상태가 다른 안정 상태로 변화하도록 제13(b)(3)도에 도시된 재기록 전압은 신호 전극(Sj)에 인가되고 제13(b)(5)도에 도시된 전압 파형은 화소(Aij)를 형성한 FLC 분자에 인가된다.
화소(Aij)(K≠i)를 형성하는 FLC분자의 안정 상태가 변할 경우, 제13(a)(2)도에 도시된 비선택 전압은 주사전극(Li)에 인가되고, 제13(a)(3)도 또는 제13(a)(4)도에 도시된 전압 파형은 신호 전극(Sj)에 인가되며 제13(a)(7)도 또는 제13(a)(8)도에 도시된 전압 파형은 제1필드의 화소(Aij)를 형성하는 FLC 분자에 인가된다. 제2필드에서, 제13(b)(2)도에 도시된 비선택 전압을 주사 전극(Li)에 인가하면, 제13(b)(4)도 또는 제13(b)(3)도에 도시된 전압 파형은 신호 전극(Sj)에 인가되고 제13(b)(8)도 또는 제13(b)(7)도에 도시된 전압 파형은 화소(Aij)를 형성하는 FLC 분자에 인가된다. 어떤 전압을 인가하더라도, FLC 분자의 안정 상태는 변하지 않는다.
유전 이방성(△ε0)의 영향이 자발 분극(Ps)의 영향보다 작은 영역에 제13(a)(5)도나 제13(b)(6)도에 도시된 전압(-Vs +Vd) 또는 (Vs-Vd)이 있는 경우, 그리고 유전이방성(△ε0)의 영향이 자발 분극(Ps)의 영향과 거의 같은 영역에 제13(a)(6)도나 제13(b)(6)도에 도시된 전압(-Vs +Vd) 또는 (Vs-Vd)이 있는 경우, 전술한 구동 방법을 실행할 수 있다. 그 이유는, 전자(the former)의 전압에 의해 FLC 분자에 작용하는 힘이 후자의 전압에 의해 FLC 분자에 작용하는 힘보다 크기 때문이다. 제13(a)(5)도나 제13(b)(6)도에서, 전압(Vd) 또는 -(Vd)의 극성은 전압(-Vs +Vd) 또는 (Vs-Vd)의 극성과 동일하다. 제13(b)(6) 또는 제13(b)(6)도에서, 전압(Vd) 또는 -(Vd)의 극성은 전압(-Vs +Vd) 또는 (Vs-Vd)의 극성가 반대이다. 따라서, 전자의 경우에는 FLC 분자의 안정 상태가 전압(-Vs +Vd) 또는 (Vs-Vd)에 의해 쉽게 변하고, 후자의 경우에는 전압(-Vs-Vd) 또는 (Vs+Vd)에 의해 변하기가 어렵다.
91년 FLC 학회에서 RESE 주식회사에 의해 발표한 논문 조어스/앨비 강유전성 멀티플렉싱 구조(The JOERS/ALVEY F erroelectric Multiplexing Scheme)에 따르면, 제13도에서 전압(Vs)은 50V이고 전압(Vd)은 10V 또는 7.5V이다. 따라서, 전압이 ±60V이면, △ε0의 영향과 거의 같다.
그러나, 시중에 있는 CMOS 구동기의 저항성 전압(resistible voltage)은 25~35V이다. 따라서, 종래의 구동 방법을 이용하려면, BDH 주식회사에서 제조한 SCE8에 비하여 절반인 전압에 의해 △ε0의 영향이 자발 분극(Ps)의 영향과 거의 같은 FLC 재료를 개발할 필요가 있다.
공식(1)에 전계(E)가 반감되면, FLC 분자에 미치는 힘은 다음 공식(2)로 표현된다.
[수학식 2]
F/2=K1×Ps×E1/2+K2×△ε×(E1/2)2…………………(2)
Ps를 갖는 제1항(the first term)의 값은 1/2로 되고, △ε를 갖는 제2항인 값은 1/4로 된다. △ε0의 영향이 전계(E1/2)에서는 Ps의 영향의 약 절반이 되지만, 전계(E1)에서는 Ps의 영향과 거의 같다고 할 수 있다.
△ε는 주로 FLC 재료로 된 베이스(LC)에 의해 제어되고, Ps는 FLC 재료에 첨부되는 키럴(chiral)의 양에 의해 제어된다. 첨부할 키럴의 양의 반 이상 감소되면, △ε 는 동일하고 Ps는 절반인 FLC 재료를 배합하기가 쉽다. 반면에, 베이스(LC)는 또다른 조성 시스템을 다르게 변화시켜야만 하기 때문에 △ε의 값을 바꾸기는 상당히 어렵다.
상술한 FLC 재료를 사용하고 공식(1)에서 전계(E)를 반감시키면, 다음 공식(3)이 얻어진다.
[수학식 3]
F/4=K1×(Ps/2)×E1/2+△ε×(E1/2)2………………………(3)
Ps를 갖는 제1항의 값은 1/4로 되고, △ε를 갖는 제2항의 값도 1/4로 된다. 따라서, 자발 분극(Ps)을 갖는 FLC 재료의 전계(E1)에서 △ε0의 영향이 Ps의 영향과 거의 같을 경우, 자발 분극(Ps/2)을 갖는 FLC재료의 전계(E1/2)에서는 △ε0의 영향이 Ps의 영향과 동일하다.
그러나, 자발 분극(Ps/2)을 갖는 FLC 재료의 응답 속도는 약 2배의 자발 분극(Ps)을 갖는 FLC 재료의 응답 속도보다 낮은데, 이는 공식(3)의 FLC 분자에 미치는 힘의 공식(2)의 경우의 반이기 때문이다.
제13도에 도시된 구동 방법에 따르면, FLC 분자의 안정 상태를 변화시키거나 재기록데 효과적으로 사용될 전압은(Vs-Vd)/(Vs+Vd)=2/3이다. 이러한 구동방법과 낮은 응답 속도를 갖는 FLC 재료를 표시의 변화를 수반하는 모든 화소 및 수반하지 않는 모든 화소의 재기록을 실행하는 동적 구동 방법에 응용할 경우, 스크린의 상단으로부터 하단까지 모든 주사 전극상의 화소들을 재기록하는데는 상당한 시간이 걸린다.
표시된 내용이 변할 경우에 재기록 시간동안 응답 속도는 최악으로 된다.
따라서, 응답 속도가 낮아진다.
본 발명의 목적은 응답속도가 낮은 FLC 재료를 표시하는 변하가 주사 전극상의 화소만을 재기록하는 정적 구동 방법에 이용함으로써 응답속도를 가시적으로 증가시키는 구동 방법을 제공하는데 있다.
본 발명의 액정 패널이 복수의 전극과 복수의 신호 전극 사이에 강유전성 액정을 포함하고, 상기 주사 전극은 상기 신호 전극과 수직이며, 상기 액정은 두 개의 안정 상태와 네거티브 유전 이방성을 가지며 특정 펄스 전압(Vmin)에서 그 최소 펄스폭을 갖는 펄스에 의한 안정 상태에서 다른 안정 상태로 스위칭될 수 있는 액정 패널을 구동하기 위한 방법으로서, 재기록되는 화소에 관하여, 선택 전압 및 재기록 전압을 상기 주사 전극과 상기 신호 전극 각각을 거쳐 상기 화소에 인가하는 단계; 제1, 제2 및 제3화소를 포함하는 재기록되지 않은 세종류의 화소에 관하여, 상기 선택전압과 홀드 전압을 상기 주사 전극과 상기 신호 적극 각각을 통해 상기 제2화소로 인가하는 단계; 및 상기 비선택 전압과 상기 홑드 전압을 상기 주사 전극과 상기 신호 적극 각각을 통하여 상기 제3화소에 인가하는 단계를 포함하며, 상기 액정 패널은 2,3°에서 7.5°의 프린털트 각을 갖는 배향막을 포함하고, 상기 제1화소로 선정된 순서로 연속적으로 교번하는 극성을 갖는 복수의 펄스를 포함하는 전압 파형이 공급되고, 상기 펄스는 절대값이 Vmin보다 큰 전압 및 상기 액정을 스위칭되지 않도록 하는 넓이를 갖는펄스를 포함하며, 상기 제2 및 제3화소 각각은 상기 제1화소에 공급된 파형에 포함된 상기 복수의 펄스와 동일한 수의 펄스를 포함하는 파형을 공급하고, 상기 펄스의 극성은 동일하게 선정된 순서로 연속적으로 교번하는 것을 특징으로 하는 액정 패널 구동 방법을 제공한다.
화소의 표시를 변화시킬 필요가 없을 때는 선택 전압이 인가된 주사 전극상에 있는 화소를 형성하는 신호 전극에 홀드 전압을 인가하고, 표시를 변화시킬 필요가 있을 때는 이 신호 전극에 재기록 전압을 인가하는 것이 바람직하다.
보다 바람직하게, 액정 패널의 구동방법은 상기 주사 전극을 복수의 그룹으로 가상으로(virtually)분할하는 단계; 상기 그룹 각각에 속하는 상기 주사 전극상의 상기 화소가 재기록될 필요가 있는지 여부를 결정하도록 상기 액정 패널에 공급되는 표시 데이타를 분석하는 단계; 재기록되는 화소를 포함하는 그룹에 속하는 주사 전극에 상기 선택 전압을 연속적으로 인가하는 단계; 상기 비선택 전압을 상기 다른 주사 전극에 인가하는 단계; 및 상기 신호 전극을 통하여 재기록되는 상기 화소에 상기 재기록 전압을 인가하는 단계를 더 포함한다.
네거티브 유전 이방성을 갖는 FLC 재료의 경우, 공식(1)에 따르면 유전 이방성(△ε0)의 영향이 자방 분극(Ps)의 영향보다 작은 전계(Eg)와 유전 이방성(△ε0)의 영향이 자발 분극(Ps)의 영향과 거의 같은 전계(Eh)에서 FLC 분자에 미치는 힘은 서로 거의 동일하다.
비선택 전압이 인가된 주사 전극으로 형성되는 화소를 형성하는 FLC 분자에 전계 ±(Eg+α)를 인가하고, 선택 전압이 인가된 주사 전극과 홑드 전압이 인가된 신호 전극으로 형성되는 화소를 형성하는FLC 분자에 전계(-Eh-α)와 Eh 또는 (Eg+α)와 -Eh를 인가하면, 전자의 경우에 FLC 분자에 미치는 힘은 후자의 경우의 힘보다 크거나(α0) 또는 거의 같으며(α=0), 화소의 투사 광량의 변화도 후자의 경우의 투사 광량보다 크거나 거의 같다.
선택 전압이 인가된 주사 전극과 홑드 저압이 인가된 신호 전극으로 형성된 화소의 투사 광량의 변화가 비선택 전압이 인가된 주사 전극으로 형성된 화소의 변화보다 작거나 거의 같으면, 표시의 변화가 없는 화소의 투사 광량의 변화는 항상 일정하고, 아주 미세한 투사 광량의 변화는 표시되지 않는다. 따라서, 표시 상태가 변하는 화소를 형성하는 주사 전극에 선택 전압이 인가되어도 깜박임(a flicker)을 발견할 수 없다.
DTP(Desk Top Publishing)나 CAD의 경우, 표시의 변화가 있는 화소를 갖는 주사 전극의 개수는 매우 적다. 결과적으로, 작은 Pc와 낮은 응답 속도를 갖는 FLC 재료를 사용하여도, 겉보기 응답속도(apparent response speed)를 크게 증가시킬 수 있다.
우선, RSRE 주식회사에서 발간한 논문에 설명된 제15도의 시험을 제시한다. 사용할 FLC 패널의 구조는 제2도에 도시된 FLC 패널(1)의 구조와 같으므로 그 설명은 생략한다.
BDH 주식회사에서 제조된 SCE8을 FLC 재료로 사용하고, 이것은 상술한 논문에 설명되어 있다. 키소(Chisso) 주식회사에서 제조된 PSI-XS012, PSI-XS014, PSI-X7355, PVA 및 나일론을 배향막으로 사용한다. FLC 재료와 배향막은 총 5개의 FLC 패널을 생산하는데 사용된다. 제18도의 그래프 나일론으로 제조한 FLC 패널을 제외한 4개의 FLC 패널 각각의 전압과 메모리 펄스 폭 사이의 관계를 도시하고, 제14(a)도에 도시된 전압 파형에 의해 측정된다. 각 패널의 기본 특성은 다음과 같다.
제19도는 연마 방향, 프리틸트 방향 및 쉐브런(chevron)방향이다. 제19(a)도는 C1의 균일한 배향을 도시하고, 제19(b)도는 C1의 트위스트 배향을 도시하며, 제19(c)도는 C2의 배향을 도시한다. 각 패널의 상태는 경사 방향과 연마 방향 사이의 관계에 따라 C2의 배향을 도시한다. 각 패널의 상태는 경사 방향과 연마 방향 사이의 관계에 따라 C2의 배향으로 특정될 수 있다.
제18도에 도시된 전압과 메모리 펄스 폭 사이의 관계에 따르면, 각 패널은 최소 메모리 펄스 폭에 관련된 전압을 갖는다.
[수학식 4]
(V0+V1)＞V…………………………………………………(4)
(V0+V1)이 결정되면, 전압(V0+V1)가 인가될 때 FLC 분자에 작용하는 힘과 동일한 힘이 전압 V0/2에 의해 FLC 분자에 작용한다.
[수학식 5]
V0/2＜V…………………………………………………………(5)
다음과 같은 전압 파형들, 제20(1)도에 도시된 전압 V0/2와 전압-V0/2를 뛰따르는 전압 파형; 제20(2)도 내지 제20(4)도에 도시된 전압 파형; 전압 -(V0+V1)에 이어서 전압(V0+V1)과 0이 뒤따르는 전압 파형; 및 전압 0에 이어서 전압 -(V0+V1)과 (V0+V1)이 뒤따르는 전압 파형이 암 또는 명인 메모리 상태에서 화소에 인가될 때 그 화소에 생긴 변화와 동일한 투사 광량의 변화를 가져온다.
다음과 같은 전압 파형, 즉 제20(5)도에 도시된 전압 파형; 전압(V0+V1)에 이어서 전압 -V0/2과 0이 뒤따르는 전압 파형;
상술한 특성을 갖고 네거티브 유전 이방성을 갖는 액정을 주입하는 FLC 패널에 사용되는 구동 파형을 결정하는 방법을 설명하면 다음과 같다.
비선택시에, 누화가 생기지 않도록 화소에 인가될 전압을 결정한다. 제20(1)도의 경우는 비선택 전압이 인가되어 있는 주사 전극과 홑드 전압이 인가된 신호 전극으로 형성된 화소(A22)에 인가될 전압을 도시하고, 다음과 같은 전압 파형, 즉 제20(2)도 내지 제20(4)도에 도시된 전압 파형; 전압 -(V0+V1)에 이어서 전압(V0+V1)과 0이 뒤따르는 전압 파형; 및 전압 0에 이어서 전압 -(V0+V1)과 (V0+V1)이 뒤따르는 전압 파형에 의해 제20(1)도에 도시된 전압 파형이 화소를 형성하는 FLC 분자에 인가될 때 생긴 화소의 변화가 거의 같은 투사 광량의 변화가 생긴다. 제20(2)도에 도시된 것은 비선택 전압이 인가되어 있는 주사 전극과 재기록 전압이 인가되어 있는 신호 전극으로 형성된 화소(A21)에 인가될 전압 파형이다.
이어서, 선택 전압이 인가되어 있는 주사 전극과 홑드 전압이 인가되어 있는 신호 전극으로 형성되 화소(A12)에 인가될 전압 파형을 제20(1)도 내지 제20(4)도에 도시된 전압 파형, 전압 -(V0+V1)에 이어서 전압(V0+V1)과 0이 뒤따르는 전압 파형, 및 전압 0에 이어서 전압-(V0+V1)과 (V0+V1)이 뒤따르는 전압 파형 중에서 선택한다. 이 경우, 화소들(A22,A21,A12)에 인가될 전압(V22,V21,V12)과, 선택 전압이 인가되어 있는 주사 전극과 재기록 전압이 인가되어 있는 신호 전극으로 형성된 화소(A11)에 인가될 전압(V11)사이에는 다음과 같은 관계가 성립된다.
[수학식 6]
V22-V21=V12-V11 ……………………………………………(6)
[수학식 7]
V11=V12-(V22-V21)…………………………………………(6')
화소(A11)에 인가할 전압이 0또는 포지티브(positive)가 되도록 화소(A12)에 인가될 전압 파형을 결정하면, 제20(3)도에 도시된 전압 파형이 선택된다.
상술한 계산은 제21(a)도에 도시된 전ㅇ바 파형의 조합을 참조하여 수행된다. 제21(a)(5) 또는 화소(A11)에 인가될 전압 파형을 도시한다.
마찬가지로, 제21(b)도 내지 제21(d)도와 제21(a)도 내지 제22(d)도에 도시된 전압 파형의 조합을 얻을 수 있다. 전압 파형(4)이 인가되어 있는 화소(12)의 투사 광량의 변화가 전압 파형(1)이 인가되어 있는 화소(A22) 또는 전압 파형(2)이 인가되어 있는 화소(A21)의 광량 변화가 거의 같을 경우에는 제21(a)도 내지 제21(d)도에 도시된 전압 파형의 조합과는 약간 다른 제23(a)도 내지 제23(d)도와 제24(a)도 내지 제24(d)도에 도시된 전ㅇ바 파형의 조합을 사용할 수도 있다.
제21(c)도에 도시된 파형의 조합에 근거하여, 제9(a)도에 도시된 주사 전극, 신호 전극 및 화소들에 인가될 전압 파형들의 조합을 결정할 수 있다. 제21(a)도에 도시된 전압 파형의 조합에 따라서 제9(b)도에 도시된 주사 전극, 신호 전극 및 화소에 인가될 전압 파형의 조합을 결정할 수 있다.
제21(c)도 또는 제21(a)(1)도에 도시된 전압 파형은 비선택 전압이 인가되어 있는 주사 전극과 홀드 전압이 인가되어 있는 신호 전극으로 형성된 화소에 인가될 제9(a)도 또는 제9(b)(8)도에 도시된 전압 파형용으로 할당된다. 제21(c)도 또는 제21(a)(4)도에 도시된 전압 파형은 제9(a)도 또는 제9(b)(6)도에 도시된 비선택 전압이 인가되어 있는 주사 전극과 재기록 전압이 인가되어 있는 신호 전극으로 형성된 화소에 인가될 전압이 인가될 전 파형용으로 할당된다. 제21(c)도 또는 제21(a)(4)도에 도시된 전압 파형은 제9(a)도 또는 제9(b)(6)도에 도시된 선택 전압이 인가되어 있는 주사 전극과 재기록 전압이 인가되어 있는 신호 전극으로 형성된 화소에 인가될 전파 파형용으로 할당된다. 제21(c)도 또한 제21(a)(5)도에 도시된 전압 파형은 제9(a)도 또는 제9(b)(5)도에 선택 전압이 인가되어 있는 주사 전극과 재기록 전압이 인가되어 있는 신호 전극으로 형성된 인가될 전압 파형용으로 할당된다.
화소에 인가될 전압 파형이 결정된 경우, 제9(a)도 또한 제9(b)(6)도에 도시된 전압 파형을 화소를 형성하는 FLC 분자에 인가함으로써 이루어진 투사 광량의 변화는 제9(a)(7)도 또는 제9(a)(8)도 또는 제9(b)(7)도 또는 제9(b)(8)도에 도시된 전압 파형을 화소를 형성하는 FLC 분자에 인가함으로써 이루어진 변화와거의 비슷하다.
제9도(a)도 및 제9(b)도의 전압 V0대신에 전압(V0+α)(α0)을 사용하는 경우, 제9(a)(6)도 또는 제9(b)(6)도에 도시된 전압 파형을 화소를 형성하는 FLC 분자에 인가함으로써 이루어진 화소의 투사 광량의 변화는 제9(a)(7)도 또는 제9(b)(7)도 또는 제9(b)(8)도에 도시된 전압 파형을 화소를 형성하는 FLC 분자에 인가함으로써 이루어진 변화보다 작다.
제9(a)(1)도 또는 제9(b)(1)도에 도시된 전압 파형을 주사 전극에 인가하면, 제9(a)(3)도 또는 제9(b)(3)도에 도시된 재기록 전압 파형은 신호 전극에 인가되며, 제9(a)(4)도 또는 제9(b)(4)도에 도시된 홀드 전압 파형도 신호 전극에 인가되고, 제9(a)(2) 또는 제9(b)(2)도에 도시된 비선택 전압 파형은 주사 전극에 인가된다. 예컨대, 제9(a)(1)도 내지 제9(a)(7)도에 도시된 전압을 각각 V1~V7에 인가하면, 다음과 같은 공식들이 얻어진다.
[수학식 8]
V3=V1-V5…………………………………………………………(7)
[수학식 9]
V4=V1-V6…………………………………………………………(8)
[수학식 10]
V2=V3+V7…………………………………………………………(9)
제9도에 도시된 전압 파형의 조합에 따르면, 제9(a)(5)도 또는 제9(b)(5)도에 도시된 단극성 전압과 제9(a)(7)이나 제9(a)(8)도 또는 제9(b)(7)이나 제9(b)(8)도에 도시된 전압의 면적비, 즉, 바이어스 비(B)는 다음 공식에 의해 구해진다.
[수학식 11]
B=(V0/2)+(V1+V0/2)…………………………………………(10)
아주 높은 콘트라스트는 기대할 수 없다. 제9(a)도에 도시된 전압 파형의 조합의 시간축이 t0에서 t1으로 변하고, 시간 2t1만큼 제9(a)도에 도시된 전압 파형의 조합을 시프트함으로써 얻어진 전압 파형의 조합에 제9(a)도에 도시된 전압 파형의 조합을 더해서, 제11(a)도에 도시된 전압 파형의 조합이 얻어진다. 제9(b)도에 도시된 전압 파형의 조합이 시간 축이 t0에서 t1으로 변하고, 시간 2t1만큼 제9(b)도에 도시된 전압 파형의 조합을 시프트함으로써 얻어진 전압 파형의 조합에 제9(b)도에 도시된 전압 파형의 조합을 더해서, 제11(b)도에 도시된 전압 파형의 조합이 얻어진다.
제11도의 바이어스 비(B)는 다음 공식에 의해 구해진다.
[수학식 12]
B=(V0/2)+(2V1+V0)…………………………………………(11)
결과적으로, 아주 높은 콘트라스트를 기대할 수 있다.
상술한 구동 방법에 따르면, 제9도에 도시된 전압 파형의 조합이 몇 회동안 시프트하고 중첩되느냐에 따라 콘트라스트가 달라진다. 제9도에 도시된 전압 파형의 조합은 다음과 같은 이유로 여러번 중첩될 수 있다. 제9(a)도나 제9(b)(6)도에 도시된 전압 파형은, 제9(a)도나 제9(b)(7)도 및 제9(b)(8)도에 도시된 전압 파형의 토크와 동일한 토크가 FLC 분자에 주어지도록 예비설계된 것이기 때문에, FLC 분자의 메모리 상태가 바이어스 시간과 유사하게 변하지 않는다. 이 사실은 제9도의 전압 V0/2 대신에 전압(V0+α)/2(α0)를 사용함으로써 더욱 분명해진다.
배향막으로 PSI-X7355를 사용하여 패널에서 특히 C1 트위스트 배향이 관찰된다. 배향막으로 PSI-XS012나 PSI-XS014를 사용하는 패널에서 특별히 C2 트위스트 배향이 관찰한다. C1 및 C2 트위스트 배향에서 제18도와 마찬가지로 최소 메모리 펄스 폭이 관련된 전압을 갖는 전압 특성과 메모리 펄스 폭 특성이 얻어진다.
따라서, C2 균일 배향과 유사하게 전압(V0+V1)을 인가함으로써 발생되는 힘과 동일한 힘을 FLC 분자에 제공되는 것은 전압 V0/2이다.
키소 주식회사에서 제조한 배향막 PSI-X7355을 사용하는 FLC 패널(1)에서, 전압(V0+V1)은 50V로 고정되고, 제11(a)(7)도 및 제11(b)(8)도에 도시된 전압을 화소에 인가하고 포토 다이오드에 의한 전기신호로서 광학 반응을 측정함으로써 얻어진 특성과 제11(a)(6)도에 도시된 전압을 화소에 인가하여 포토 다이오드에 의한 전기 신호로서 광학 반응을 측정함으로써 얻어진 특성들을 비교하면 전압 V0는 가변적이다. 따라서, 투사 광량이 서로 거의 동일한 다음과 같은 전압이 얻어진다.
[수학식 13]
V0/2=10V
[수학식 14]
V1=30V
종래의 기술에 따른 제13도에 도시된 구동 파형들 역시 중첩되기는 하지만 누화가 남아있다. 따라서, 이런 중첩은 그렇게 바람직하지는 않다.
V0/2를 12V로 고정하고 V1을 26V로 고정한다. 제11(a)(6)도와 제11(a)(7)도 또는 제11(a)(8)도에 도시된 전압이 차례대로 인가된다. 이어서, 제11(b)(6)도와 제11(b)(7)도 또는 제11(b)(8)도에 도시된 전압이 차례되로 인가된다. 이 동작을 10Hz의 주기로 반복해도, 깜박임이 감지되지 않는다. 제11(a)(6)도에 도시된 전압 대신에 제11(a)(5)도에 도시된 전압을 인가하여 화소의 상태를 다른 상태로 변화시키고 제11(b)(6)도에 도시된 전압 대신에 제11(b)(5)에 도시된 전압을 인가함으로써 화소의 상태를 또다른 상태로 변화시킬 수 있음은 당연하다.
전압(V0+V1)을 50V에서 감소시키기 위해 키소 주식회사에서 제조된 배향막 PSI-X012, PSI-X014, PSI-X7355을 이용하는 패널들로 액정 조성물(A 및 B)을 주입한다. 네거티브 유전 이방성을 갖는 화합물(A,B)로 강유전성 액정 SEC-8을 희석하면 액정 조성물(A 및 B)거 제조된다.
제25도 및 제26도에 도시된 것은 제14(a)도에 도시된 전압 파형으로 측정된 전압과 메모리 펄스 폭 사이의 관계이다. 제25도 및 제26도와 제18도를 비교하면, 메모리 펄스 폭이 최소인 전압 V이 감소되는 것이 명백하다. 액정내 키럴 비를 감소시키면 전압(V0+V1)이 감소될 수 있음을 알 수 있다.
제2도 및 제3도에 도시된 본 구현예에 사용된 FLC 패널(1)가 FLCD(4)의 구조는 종래의 구조와 같으므로, 그 설명은 생략된다.
제1도는 FLCD(4)를 사용하는 표시 장치의 구조를 개략적으로 도시하는 블록도이다. 이 표시 장치에 따르면 개인용 컴퓨터(2)에서 CRT 표시부(3)로 출력되는 디지털 신호로부터 화상 표시에 필요한 정보를 얻고, 표시 제어기(13)는 이 디지털 신호를 FLCD(4)가 화상 표시를 수행하도록 하기 위한 신호로 변환시킨다. 이렇게 얻어진 변환 신호를 근거로 하여, FLCD(4)에 의해 화상 표시가 수행된다.
제4도는 개인용 컴퓨터(2)로부터 CRT 표시부(3)로 출력된 각각의 신호에 대한 파형 다이아그램이다. 제4(1)도는 CRT 표시부(3)로 출력된 화상 정보의 수평 주사부에 대한 사이클을 주는 동기화 신호(HD)를 도시하고 있다. 제4(2)도는 화상 정보 스크린에 대한 사이클을 제공하는 수직 동기화 신호(VD)를 도시하고 있다. 제4(3)도는 각각의 수평 주기에 대한 데이타(Date)를 구별하기 위한 것이다. 제4(4)도는 수평 동기화 신호(HD)의 수평 주사부를 도시하는 확대된 파형도이다. 제4(5)도는 표시 데이타(Date)의 수평 주사부를 보여주는 파형도를 확대한 것이고, 숫자는 각각의 화소에 대한 데이타(Date)를 구별하기 위한 것이다. 제4(6)도는 표시 데이타(Date)의 데이타 전송 클럭(CLK)을 도시한 파형도이다.
디지털 신호는 9×8화소에 대한 데이타만 가진다 해도, 다음과 같은 이유로 FLC 패널(1)의 16×16화소에 대한 데이타를 표시할 수 있다. FLC 패널(1)의 16×16 화소는 표시부 0~3으로 가정식으로(virtually)분할된다. 표시부(0)는 주사 전극(L0~L7)과 신호 전극(S0~S7)을 갖는다. 표시부(1)는 주사 전극(L0~L7)과 신호 전극(S7~SF)을 갖는다. 제5도 및 제6도에 도시된 바와 같이, 입력될 9×8 화소에 대한 디지털 신호의 0번째 수평 주사부에서 데이타는 표시부(0~3)에 대한 첫 번째 내지 8번째 수평 주사부의 해당 데이타를 표시한다.
제5도 및 제6도에 따르면, 0번째 수평 주사부의 제3 및 제7데이타가 각각 명(빗금치지 않은 데이타)과 명일 경우(제5도 참조). 제1 내지 제8수평 주사부의 데이타는 표시부(0)에 대응한다. 0번째 수평 주사부의 제3 및 제7데이타가 각각 명과 암(빗금친 데이타)일 경우, 제1 내지 제8 수평 주사부의 데이타는 표시부(1)에 대응한다. 0번째 수평 주사부의 제3 및 제7 데이타가 각각 암과 명일 경우(제6도 참조), 제1 내지 제8 수평 주사부의 데이타는 표시부(2)에 대응한다. 0번째 수평부사부의 제3 및 제7 데이타가 암일 경우, 제1 내지 제8 수평주사부의 데이타는 표시부(3)에 대응한다.
제8도는 표시 제어기(13)의 개략적 구조를 도시한 블록도이다. 표시 제어기(13)는 인터페이스 회로(14), 표시 메모리 회로(15), 그룹 메모리 회로(16), 이동(異同)메모리 회로(an identity difference memory c ircuit:17), 입력 제어회로(18), 출력 제어회로(19), 어드레스 회로(20) 및 구동 제어회로(21)를 포함한다. 인터 페이스 회로(14)는 개인용 컴퓨터(2)에서 디지털 신호를 수신하여 필요한 회로롤 분배한다. 표시 메모리 회로(15)는 FLC 패널(1)에 다음에 표시할 표시 데이타(DA)를 기록한다. 그룹 메모리 회로(16)는 2개의 주사 전극마다 표시 메모리 회로(15)의 데이타의 변화를 집합적으로 기록한다(적어도 하나의 화소가 변하더라도, 변화는 존재함). 이동(異同)메모리 회로(17)는 4개의 화소마다 표시 메모리 회로(15)의 데이타의 변화를 집합적으로 기록한다(적어도 하나의 화소가 변해도, 변화는 존재함). 입력 제어회로(18)는 개인용 컴퓨터(2)에서 출력된 디지털 신호를 메모리 회로(15,16,17)로 기록하는 타이밍을 제어한다. 출력 제어회로(19) 및 어드레스 회로(20)는 메모리 회로(15,16,17)로부터 FLCD(4)로 출력될 데이타를 독출하는 타이밍을 제어한다.
구동 제어회로(21)는 메모리 회로(15,16,17), 출력 제어회로(19) 및 어드레스 회로(20)로부터 데이타를 수신하지마자, FLCD(4)를 형성하는 주사측 구동회로(11)와 신호측 구동회로(12)의 동작을 제어한다.
메모리 회로(15 및 17)는 입력측 어드레스(IACx,IASx)에 의해 특정된 어드레스 데이타를 1차로 메모리로부터 독출하고, 출력측 어드레스(OACx,OASx)에 의해 특정된 어드레스 데이타를 2차로 메모리로부터 독출하며, 입력측 어드레스(IACx,IASx)에 의해 특정된 어드레스 데이타를 3차로 메모리에 기입하고, 출력측 어드레스(OACx,OASx)에 의해 특정된 어드레스 데이타를 4차로 메모리로부터 독출해내는 4개의 연석적인 사이클을 반복한다. 그룹 메모리 회로(16)는 2차 사이클에 아무 변화가 없는 상태로 출력측 어드레스(OACx,OASx)에 의해 어드레스 데이타를 불러온다.
표시 제어기(13)를 이용하면 제3도에 도시된 FLCD(4)의 16개의 주사 전극(L)은 2×2의 8개의 그룹으로 가상 분할되고, 그룹 메모리 회로(16)는 각 그룹에 대한 2개의 주사 전극상의 화소들이 표시가 변할 필요가 있는지 여부를 기록하며, 이동(異同) 메모리 회로(17)는 4개의 화소마다, 상기 2개의 주사 전극상의 어떤 화소가 그 표시 상태가 변할 필요가 있는지를 집합적으로 기록하며, 표시 메모리 회로(15)는 각 화소에 대해 그 화소의 표시 상태를 기록한다.
FLCD(4)의 표시가 제3도에 도시된 A B C D이고, 제5도에 도시된 9×8 메트릭스 데이타(Date)가 개인용 컴퓨터(2)에서 표시 제어기(13)로 입력될 때, 그룹 (0~3)의 데이타는 표시가 변하였음을 나타내고, 그룹(4~7)의 데이타는 표시 제어기(13)의 그룹 메모리 회로(16)에서 표시가 변하지 않았음을 나타낸다. 그룹(0)은 주사 전극(L0,L1)에 대응한다. 그룹(1)은 주사 전극(L2,L3)에 대응한다. 그룹(2)은 주사 전극(L4,L5)에 대응한다. 그룹(3)은 주사 전극(L6,L7)에 대응한다.
제11(a)(1)도에 도시된 선택 전압은 그룹(0)에 속하는 주사 전극(L0,L1)에 차례대로 인가된다. 선택 전압이 인가되어 주사 전극(Li)상에 화소(Aij)에 대응하는 이동(異同) 메모리 회로(17)의 데이타가 변하고 표시 메모리 회로(15)의 데이타의 표시 상태가 암이면, 제11(a)(3)도에 도시된 재기록 전압이 화소를 형성하는 신호 전극(Sj)에 인가되어 화소(Aij)의 표시상태를 암으로 변화시킨다. 제11도(a)(4)도에 도시된 홑드 전압은 주사 전극(Li)상의 화소(Ajh)(j≠h)를 형성하는 신호 전극에 인가된다.
이어서, 제11(b)(1)도에 도시된 선택 전압이 그룹(0)에 속하는 주사 전극(L0,L1)에 차레대로 인가된다.
선택 전압이 인가되는 주사 전극(Li)상의 화소(Aij)에 대응하는 이동(異同) 메모리 회로(17)의 데이타가 변하고 표시 메모리 회로(15)의 데이타의 표시 상태가 명이면, 제11(b)(3)도에 도시된 재기록 전압이 화소(Aij)를 형성하는 신호 전극(Sj)에 인가되어 화소(Aij)의 표시상태를 명으로 변화시킨다. 제11도(b)(4)도에 도시된 홑드 전압은 주사 전극(Li)상의 화소(Aih)(i≠h)를 형성하는 신호 전극(Sh)에 인가된다.
이어서, 제3도에 도시된 FLCD(4)의 표시가 그룹(1~3)과 같은 방식으로 A B C D에서 E B C D로 변한다.
제2도에 도시된 편광판(10a)의 편광축을 제7(a)도에 도시된 FLC 분자의 안정 상태(104 또는 105)의 주축 방향에 일치시키면 화소의 표시 상태가 암 또는 명으로 결정된다. 편광축이 주축 방향에 일치하면 안정 상태(104,105)중의 하나가암이고 나머지는 명이다. 암 안정 상태의 FLC 분자로 형성된 화소의 표시상태는 암이다. 명 안정 상태의 FLC 분자로 형성된 화소의 표시상태는 명이다.
제9도에 도시된 전압 파형의 조합뿐만 아니라 제10도에 도시된 전압 파형의 조합도 모든 주사 전극상의 화소를 재기록하는 동적 구동 방법에 응용할 수 있다. 제10(6)도와 제10(7)도 또는 제10(8)도에 도시된 전압 파형을 화소에 인가할 때 투사 광량이 서로 다르다는 점에서 제10도에 도시된 각각의 전압 파형은 제9도에 도시된 각각의 전압 파형과 다르다. 다른 면에서는, 제10도의 전압 파형은 제9도의 전압 파형과 동일하다. 따라서, 더 이상의 설명은 생략한다.
제10도에 도시된 전압 파형의 조합은 제11도에 도시된 전압 파형의 조합과 마찬가지로 정적 구동 방법에 응용할 수 있다. 이 경우 제10(a)(6)도에 도시된 전압 파형은 시간 t0/2 동안 전압(V1)이 인가된 다음, 시간 t0동안 전압(-V1-V0)이 인가된다는 것을 나타낸다. 따라서, 전압(V1)에 의해 FLC 분자에 작용하는 힘은 전압(V1+V0)에 의해 FLC 분자에 작용하는 힘의 약 2배가 되어야 한다.
제11(a)(5)도와 제11(b)(5)도에 도시된 전압 파형은 단극성 전압만을 포함한다.
이러한 이유로, 그룹(0)에 속하는 주사 전극(L0,L1)이 제11(a)도에 도시된 전압 파형의 조합에 따라 구동되고, 주사 전극상의 화소들이 제11(a)도 또는 제11(b)도에 도시된 전압 파형의 조합에 따라 4:1 점프 스캔에 의해 재기록되며, 그룹(0)에 속하는 주사 전극(L0,L1)이 제11(b)도에 도시된 전압 파형의 조합에 따라 4:1 점프스캔에 의해 재기록되는 구동 동작을 수행하지만, 재기록에 따른 깜박임을 감지하기가 비교적 어렵다.
제12도는, 제11도(a)도에 도시된 전압 파형에 의해 주사 전극(LD)이 재기록되고, 제11(a)도에 도시된 전압 파형에 의해 그룹(6)이 구동되면, 제11도(b)도에 도시된 전압 파형에 의해 주사 전극(L2)이 재기록되고, 제11(b)도에 도시된 전압 파형에 의해 그룹(0)이 구동되며, 제11(a)도에 도시된 전압 파형에 의해 주사 전극(L2)이 재기록되고, 제11(a)도에 도시된 전압 파형에 의해 그룹(0)이 구동되며, 제11(b)도에 도시된 전압 파형에 의해 주사 전극(L6)이 재기록되고, 제11(b)도에 도시된 전압 파형에 의해 그룹(1)이 구동되는 파형도이다. 제12(1)도 내지 제12(8)도는 주사 전극(L2), 주사 전극(L3), 신호 전극(S1), 신호 전극(S2), 화소(A21), 화소(A22), 화소(A31) 및 화소(A32)에 각각 인가된 전압을 도시하고 있다.
제12(5)도 및 제12(6)도에 도시된 화소(A21,A22)에 인가될 전압으로부터 알 수 있듯이, 화소(A21.A22)의 투사 광량은 인가된 전압 파형의 조합이 제11(a)도에서 제11(b)도로 변하거나 제11(b)도에서 제11(a)도로 변할 때 및 제11(a)(5)도 또는 제11(b)(5)도의 전압 파형이 화소(A21,A22)에 인가될 때 최대이다.
제11(a)(5)도나 제11(b)(5)도에 도시된 전압 파형은 단극성 펄스이다. 따라서 FLC 분자는 제7(a)도에 도시된 안정 상태(107 또는 106)로부터 임계틸트각(±θ)만큼 축선(107 또는 106)으로 이동하기만 한다.
이 틸트각(θ)이 메모리 각도(ω)와 거의 같으면, 화소상에 생기 투사 광량의 변화는 제11(a)도의 인가된 전압 파형의 조합을 제11(b)도의 전압 파형의 조합으로 교체하거나 그 반대로 교체함으로써 얻어진 변화와 크게 다르지 않다. 따라서, 깜박임이 크게 두드러지지 않는 구동을 실현할 수 있다.
본 발명에 따르면, 겉보기(apparent) 응답속도가 증가하고 콘트라스트가 향상될 수 있다.

Claims (2)

  1. 재기록되는 화소에 관하여, 선택 전압 및 재기록 전압을 상기 주사 전극과 상기 신호 전극 각각을 거쳐 상기 화소에 인가하는 단계; 제1, 제2 및 제3화소를 포함하는 재기록되지 않은 세종류의 화소에 관하여 상기 선택전압과 홀드 전압을 상기 주사 전극과 상기 신호 전극 각각을 통하여 상기 제1화소로 인가하는 단계; 비선택 전압과 상기 재기록 전압을 상기 주사 전극과 상기 신호 전극 각각을 통해 상기 제2화소로 인가하는 단계; 및 상기 비선택 전압과 홑드 전압을 상기 주사 전극과 상기 신호 적극 각각을 통하여 상기 제3화소에 인가하는 단계를 포함하는 액정 패널을 구동하기 위한 방법으로서, 상기 액정 패널은 복수의 주사 전극과 복수의 신호 전극 사이에 강유전성 액정을 포함하고, 상기 주사 전극은 상기 신호 전극과 수직이며, 상기 액정은 두 개의 안정 상태에서 다른 안정 상태아 네거티브 유전 이방성을 가지며 특정 펄스 전압(Vmin)에서 그 최소 펄스폭을 갖는 펄스에 의해 한 안정 상태에서 다른 안정 상태로 스위칭될 수 있는 액정 패널 구동 방법에 있어서, 상기 액정 패널은 2, 3°에서 7, 5°의 프린틸트 각(a pretilt angel)을 갖는 배향막을 포함하고, 상기 제1화소로 선정된 순서로 연속적으로 교번하는 극성을 갖는 복수의 펄스를 포함하는 전압 파형이 공급되고, 상기 펄스는 절대값이 Vmin보다 큰 전압 및 상기 액정을 스위칭되지 않도록 하는 넓이를 갖는펄스를 포함하며, 상기 제2 및 제3화소 각각은 상기 제1화소에 공급된 파형에 포함된 상기 복수의 펄스와 동일한 수의 펄스를 포함하는 파형을 공급하고, 상기 펄스의 극성은 동일하게 선정된 순서로 연속적으로 교번하는 것을 특징으로 하는 액정 패널 구동 방법.
  2. 제1항에 있어서, 상기 주사 전극을 복수의 그룹으로 가상으로(virtually)분활하는 단계; 상기 그룹 각각에 속하는 상기 주사 전극상의 상기 화소가 재기록되될 필요가 있는지 여부를 결정하도록 상기 액정 패널에 공급되는 표시 데이타를 분석하는 단계; 재기록되는 화소를 포함하는 그룹에 속하는 주사 전극에 상기 선택 전압을 연속적으로 인가하는 단계; 상기 비선택 전압을 상기 다른 주사 전극에 인가하는 단계; 및 상기 신호 전극을 통하여 재기록되는 상기 화소에 상기 재기록 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 액정 패널 구동 방법.
KR1019920020968A 1991-11-08 1992-11-09 액정 패널의 구동 방법 KR970001848B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP29317991 1991-11-08
JP91-293179 1991-11-08
JP92-232126 1992-08-31
JP4232126A JP2996564B2 (ja) 1991-11-08 1992-08-31 液晶パネルの駆動方法

Publications (2)

Publication Number Publication Date
KR930010835A KR930010835A (ko) 1993-06-23
KR970001848B1 true KR970001848B1 (ko) 1997-02-17

Family

ID=26530301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020968A KR970001848B1 (ko) 1991-11-08 1992-11-09 액정 패널의 구동 방법

Country Status (5)

Country Link
EP (1) EP0541396B1 (ko)
JP (1) JP2996564B2 (ko)
KR (1) KR970001848B1 (ko)
DE (1) DE69224147T2 (ko)
TW (1) TW245780B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2850966B1 (fr) 2003-02-10 2005-03-18 Rhodia Polyamide Intermediates Procede de fabrication de composes dinitriles
FR2854891B1 (fr) 2003-05-12 2006-07-07 Rhodia Polyamide Intermediates Procede de preparation de dinitriles
TWI263834B (en) 2005-04-29 2006-10-11 Au Optronics Corp Liquid crystal display panel
WO2007046799A1 (en) 2005-10-18 2007-04-26 Invista Technologies S.A R.L. Process of making 3-aminopentanenitrile
EP2395010B1 (en) 2006-03-17 2016-07-13 Invista Technologies S.à.r.l. Method for the purification of triorganophosphites by treatment with a basic additive
US7919646B2 (en) 2006-07-14 2011-04-05 Invista North America S.A R.L. Hydrocyanation of 2-pentenenitrile
WO2008157218A1 (en) 2007-06-13 2008-12-24 Invista Technologies S.A.R.L. Process for improving adiponitrile quality
CN101910119B (zh) 2008-01-15 2013-05-29 因温斯特技术公司 用于制备和精制3-戊烯腈，和用于精制2-甲基-3-丁烯腈的方法
CN101918356B (zh) 2008-01-15 2013-09-25 因温斯特技术公司 戊烯腈的氢氰化
CN102177122B (zh) 2008-10-14 2013-12-11 因温斯特技术公司 用于制备2-仲烷基-4，5-二-(正烷基)苯酚的方法
WO2011017543A1 (en) 2009-08-07 2011-02-10 Invista Technologies S.A. R.L. Hydrogenation and esterification to form diesters

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62280824A (ja) * 1986-05-30 1987-12-05 Alps Electric Co Ltd 液晶表示装置の駆動方法
GB8720856D0 (en) * 1987-09-04 1987-10-14 Emi Plc Thorn Matrix addressing
JPH03203776A (ja) * 1989-12-29 1991-09-05 Sharp Corp 強誘電性液晶パネルの表示制御装置

Also Published As

Publication number Publication date
EP0541396A3 (en) 1994-09-21
JPH05210365A (ja) 1993-08-20
DE69224147D1 (de) 1998-02-26
DE69224147T2 (de) 1998-08-06
JP2996564B2 (ja) 2000-01-11
EP0541396A2 (en) 1993-05-12
KR930010835A (ko) 1993-06-23
EP0541396B1 (en) 1998-01-21
TW245780B (ko) 1995-04-21

Similar Documents

Publication Publication Date Title
JP3834086B2 (ja) マトリックス型表示装置およびその駆動方法
US7245282B2 (en) Addressing multistable nematic liquid crystal devices
JPH01134346A (ja) 強誘電性液晶表示装置及びその駆動方法並びに駆動波形発生方法
KR970001848B1 (ko) 액정 패널의 구동 방법
US4925277A (en) Method and apparatus for driving optical modulation device
EP0542518B1 (en) Liquid crystal element and driving method thereof
US5124820A (en) Liquid crystal apparatus
EP0238287B1 (en) Ferro-electric liquid crystal electro-optical device
US6351256B1 (en) Addressing method and apparatus
JPH05119746A (ja) マトリツクス型液晶表示装置
US6177919B1 (en) Passive-matrix type liquid crystal display apparatus and drive circuit thereof with single analog switch/adjusted scanning voltage based operation
Wahl et al. A dynamic picture of a ferroelectric liquid crystal screen in multiplex drive
JP2505778B2 (ja) 液晶装置
JPH0850278A (ja) 強誘電性液晶表示装置およびその階調表示駆動方法
US5841419A (en) Control method for ferroelectric liquid crystal matrix display
JPS63244021A (ja) 駆動装置
JPH06123877A (ja) 液晶素子の駆動方法
JP2637517B2 (ja) 液晶装置
JP3108844B2 (ja) 表示装置
JP2717014B2 (ja) 表示装置の駆動方法
JP2584752B2 (ja) 液晶装置
EP0492542B1 (en) Method of display control
JP2882709B2 (ja) 表示装置
JPS63259516A (ja) マトリクス型液晶表示体駆動方法
JPH0448366B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020709

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee