KR970000219B1 - Semiconductor device and method for producing the same - Google Patents

Semiconductor device and method for producing the same Download PDF

Info

Publication number
KR970000219B1
KR970000219B1 KR1019910015564A KR910015564A KR970000219B1 KR 970000219 B1 KR970000219 B1 KR 970000219B1 KR 1019910015564 A KR1019910015564 A KR 1019910015564A KR 910015564 A KR910015564 A KR 910015564A KR 970000219 B1 KR970000219 B1 KR 970000219B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor device
inner lead
thickness
insulating substrate
Prior art date
Application number
KR1019910015564A
Other languages
Korean (ko)
Other versions
KR920007155A (en
Inventor
데쯔야 오쯔끼
Original Assignee
세이꼬 엡슨 가부시끼가이샤
야마무라 가쯔미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이꼬 엡슨 가부시끼가이샤, 야마무라 가쯔미 filed Critical 세이꼬 엡슨 가부시끼가이샤
Publication of KR920007155A publication Critical patent/KR920007155A/en
Application granted granted Critical
Publication of KR970000219B1 publication Critical patent/KR970000219B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.No content.

Description

반도체 장치 및 그 제조 방법Semiconductor device and manufacturing method thereof

제1도는 본 발명의 일실시예인 와이어 본딩 방식의(배선 결합형)(wiring bonding type)반도체 장치를 도시한 단면도.1 is a cross-sectional view showing a semiconductor device of a wire bonding type (wiring bonding type) as an embodiment of the present invention.

제2도는 동 반도체 장치의 주요부를 도시한 사시도.2 is a perspective view showing a main part of the semiconductor device.

제3a도 내지 제3e도는 동 반도체 장치의 리드 프레임(lead frame)의 제조 공정을 도시한 설명도.3A to 3E are explanatory diagrams showing a manufacturing process of a lead frame of the semiconductor device.

제4a도 내지 제4e도는 동 리드 프레임에 대한 또다른 제조 공정을 도시한 설명도.4A to 4E are explanatory diagrams showing another manufacturing process for the lead frame.

제5도는 본 발명의 또다른 실시예인 TAB 방식(tape automated bonding type)의 반도체 장치를 도시한 단면도.5 is a cross-sectional view showing a semiconductor device of a tape automated bonding type (TAB method) according to another embodiment of the present invention.

제6도는 종래의 와이어 본딩 방식의 반도체 장치의 부분 절단 사시도.6 is a partial cutaway perspective view of a conventional wire bonding semiconductor device.

제7도는 동 반도체 장치의 주요부를 확대하여 도시한 사시도.7 is an enlarged perspective view of the main part of the semiconductor device.

제8도는 종래 TAB 방식의 반도체 장치의 단면도.8 is a cross-sectional view of a conventional TAB type semiconductor device.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 리드 프레임 22 : 다이패드21: lead frame 22: die pad

23 : 내부(인너) 리드 24 : 외부(아우터) 리드23: inner (inner) lead 24: outer (outer) lead

25 : 절연기판 26 : 반도체 소자25: insulating substrate 26: semiconductor device

27 : 와이어 28 : 패키지27: wire 28: package

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 증가된 핀수를 가지는 반도체 패키지 및 그의 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor package having an increased number of pins and a method for manufacturing the same.

제6도는 종래의 와이어 본딩 방식을 사용한 반도체 장치를 일부 절단하여 도시한 사시도이며, 제7도는 동 반도체 장치의 주요부를 확대하여 도시한 사시도이다. 도면에 있어서, (1)은 리드 프레임이며, 리드 프레임의 중앙에 지지암(3)으로 지지된 다이패드(2)가 있다. 다수의 내부 리드(4)는 리드 프레임(1)에서 중심으로 돌출하며, 내부(인너) 리드의 단부는 다이패드(2)로부터 소정 간격으로 다이패드(2) 주변에 대향 배치된다. 반도체 소자(5)는 다이패드(2)의 상부에 접착제로 부착되며, 각 반도체 소자(5)의 다수의 본딩 패드는 와이어로 대응 내부 리드(4)에 접속된다.FIG. 6 is a perspective view showing a partially cut semiconductor device using a conventional wire bonding method, and FIG. 7 is an enlarged perspective view of a main part of the semiconductor device. In the figure, reference numeral 1 denotes a lead frame, and there is a die pad 2 supported by a support arm 3 in the center of the lead frame. The plurality of inner leads 4 protrude from the lead frame 1 to the center, and the ends of the inner (inner) leads are arranged around the die pad 2 at predetermined intervals from the die pad 2. The semiconductor element 5 is attached to the upper portion of the die pad 2 with an adhesive, and a plurality of bonding pads of each semiconductor element 5 are connected to the corresponding inner leads 4 by wires.

전술한 바와 같이 다수의 내부 리드(4)에 접속된 반도체 소자(5)는 에폭시 수지인, 플라스틱 소재로 봉해지고, 패키지(8)를 형성하도록 다이패드(2) 및 내부 리드(4)와 함께 외부(아우터) 리드(7) 부분은 노출된 상태로 남게 된다. 다음에 패키지(8)로부터 돌출하는 외부 리드는 벤트되어 단자로서 사용되며, 이와 같이 와이어 본딩 타입의 반도체 장치가 제조된다.As described above, the semiconductor element 5 connected to the plurality of inner leads 4 is sealed with a plastic material, which is an epoxy resin, and together with the die pad 2 and the inner leads 4 to form a package 8. The outer (outer) lead 7 portion remains exposed. Next, the external lead protruding from the package 8 is bent and used as a terminal, whereby a wire bonding type semiconductor device is manufactured.

제8도는 종래의 TAB 방법을 사용한 반도체 장치의 단면도이다. 도면에서, 반도체 소자(5)는 필름 캐리어(10)의 장치 홀에 위치하며, 필름 캐리어(10)상의 핑거(11)는 반도체 소자(5)상의 각 본딩 패드에 접속되며, 반도체 소자(5) 및 핑거(11) 부분은 에폭시 수지인 플라스틱 소재(12)로 봉해져, TAB 타입의 반도체 장치가 제조된다.8 is a cross-sectional view of a semiconductor device using a conventional TAB method. In the figure, the semiconductor element 5 is located in the device hole of the film carrier 10, the finger 11 on the film carrier 10 is connected to each bonding pad on the semiconductor element 5, and the semiconductor element 5 And the finger 11 portion is sealed with a plastic material 12 made of epoxy resin, whereby a TAB type semiconductor device is manufactured.

전술한 바와 같은 종래의 와이어 본딩 및 TAB 타입의 반도체 장치에 있어서, 리드 프레임이 내부 리드(1)들 및 필름 캐리어(10)상의 핑거(11)들의 내부 리드들은 이들이 본딩 패드와 다른 요소들의 배열을 반도체 소자의 크기와 일치하도록 설계 및 제조된다.In the conventional wire bonding and TAB type semiconductor device as described above, the lead frame has an inner lead 1 and an inner lead of the fingers 11 on the film carrier 10 so that they have an arrangement of bonding pads and other elements. It is designed and manufactured to match the size of the semiconductor device.

그러나, 최근의 전자 장치가 보다 콤팩트하고 얇아짐에 따라, 내부 리드간 간격을 보다 좁게 만들어 다수핀을 가진 패키지를 실현하도록 내부 리드수를 증가하는 것이 필요하나, 종래의 와이어 본딩 반도체 장치에 있어서, 리드 프레임상의 외부 리드(7)와 내부 리드(4)의 두께는 동일하며 이들 내, 외부 리드는 에칭 또는 프레싱(pressing)에 의해 보다 좁게 만들어질 수는 없다. 현재, 150μm의 플레이트 두께를 가진 리드 프레임(1)의 내부 리드(4)간 간격은 단지 250μm 정도로 얇게 만들어질 수는 있는데, 리드 프레임(1)을 동일 두께로 하면서 피치 간격을 좁게 하여 내부 리드(4)의 수를 늘여 핀수를 늘이기란 어렵다.However, as recent electronic devices become more compact and thinner, it is necessary to increase the number of internal leads to narrow the gap between internal leads to realize a package having many pins, but in the conventional wire bonding semiconductor device, The thicknesses of the outer lead 7 and the inner lead 4 on the lead frame are the same and within them, the outer lead cannot be made narrower by etching or pressing. At present, the spacing between the inner leads 4 of the lead frame 1 having a plate thickness of 150 μm can be made as thin as only 250 μm. It is difficult to increase the number of pins by increasing the number of 4).

TAB 방식에 있어서, 핑거(11)의 두께는 30 내지 50μm이며, 강도(strength)가 떨어진다. 와이어 본딩 방식의 반도체 장치에 있어서, 내부 리드(4)는 내부 리드(4)간 피치 간격이 충분하도록 반도체 소자(5)에 대해서 방사 패턴으로 배치되어야 하므로, 반도체 소자(5) 및 내부 리드(4)의 단부 사이의 거리가 길어져, 현수되는(늘어지는) 긴 와이어(6)가 되며, 반도체 소자(5) 및 내부 리드(4)는 패키지(8)로 봉입(실링)될때 와이어는 이동하며, 늘어진 와이어(6) 사이에서 엣지 단락 회로의 위험이 증가한다.In the TAB method, the thickness of the finger 11 is 30 to 50 µm, and the strength is inferior. In the wire bonding type semiconductor device, since the inner lead 4 should be arranged in a radiation pattern with respect to the semiconductor element 5 so that the pitch interval between the inner leads 4 is sufficient, the semiconductor element 5 and the inner lead 4 The distance between the ends of the wire becomes long, resulting in a long wire 6 that is suspended (stretched), and the wire moves when the semiconductor element 5 and the inner lead 4 are enclosed (sealed) in the package 8, The risk of edge short-circuit increases between the sagging wires 6.

본 발명은 상기의 과제를 해결하기 위한 것으로서, 본 발명의 목적은 패키지의 핀수를 늘이고 엣지 단락회로(edge short-circuit)가 되는 것을 방지하는 반도체 장치 및 저렴한 제조 비용의 제조 방법을 실현하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to realize a semiconductor device and a manufacturing method of a low manufacturing cost which increase the number of pins of a package and prevent it from becoming an edge short-circuit.

본 발명의 와이어 본딩 반도체 장치는 내부 리드 및 외부 리드가 일체로 형성된 프레임(여기서, 내부 리드의 두께는 외부 리드 두께의 1/5 내지 1/3임)과, 내부 리드와 외부 리드 부분이 부착되는 절연기판과, 내부 리드에 접속된 반도체 소자와, 반도체 소자, 절연기판, 외부 리드 및 내부 리드부를 봉입한 패키지로 구성된다.The wire bonding semiconductor device of the present invention includes a frame in which the internal lead and the external lead are integrally formed (wherein the thickness of the internal lead is 1/5 to 1/3 of the thickness of the external lead), and the internal lead and the external lead portion are attached thereto. An insulating substrate, a semiconductor element connected to an inner lead, and a package enclosed with a semiconductor element, an insulating substrate, an outer lead, and an inner lead portion.

본 발명의 반도체 장치 제조 방법은 절연기판을 리드 프레임 소재 플레이트상에 부착하는 단계와, 두께가 리드 프레임 소재 플레이트의 1/5 내지 1/3 두께인 리드 프레임 플레이트의 영역에서 내부 리드 영역을 반에칭(half etching)하는 단계와, 내부 영역 이외에 외부 리드를 형성하는 단계와, 내부 리드를 만들기 위해 내부 리드를 에칭하는 단계에서, 내부 리드를 에칭하므로써 내부 리드의 두께는 외부 리드의 1/5 내지 1/3로 되는 상기 에칭 단계와, 반도체 소자를 내부 리드에 접속하는 단계와, 반도체 소자, 절연기판, 내부 리드 및 외부 리드부를 패키지로 봉입하는 단계로 이루어진다.The semiconductor device manufacturing method of the present invention includes the steps of attaching an insulating substrate on a lead frame material plate and semi-etching the inner lead area in an area of the lead frame plate whose thickness is 1/5 to 1/3 the thickness of the lead frame material plate. (half etching), forming an outer lead in addition to the inner region, and etching the inner lead to make the inner lead, whereby the inner lead has a thickness of 1/5 to 1 by etching the inner lead. And the step of connecting the semiconductor element to the inner lead, and enclosing the semiconductor element, the insulating substrate, the inner lead and the outer lead portion in a package.

본 발명에 따른 반도체 장치의 와이어 본딩 방식에서 리드 프레임의 내부 리드는 외부 리드 두께의 1/5 내지 1/3로 형성된다. 이와 같이 외부 리드 두께의 1/5 내지 1/3로 형성된다. 이와 같이 외부 리드의 두께가 유지되므로써, 외부 리드의 강도가 유지케 되며, 내부 리드 및 내부 리드의 피치 간격이 보다 좁게 만들어지므로써 내부 리드의 수를 증가시킬 수가 있다.In the wire bonding method of the semiconductor device according to the present invention, the inner lead of the lead frame is formed to be 1/5 to 1/3 of the thickness of the outer lead. In this way, it is formed from 1/5 to 1/3 of the thickness of the external lead. By maintaining the thickness of the external lead in this way, the strength of the external lead is maintained, and the pitch gap between the internal lead and the internal lead is made narrower, thereby increasing the number of internal leads.

제조간 절연기판에 부착된 얇은 내부 리드와 다이패드에 부착된 반도체 소자의 본딩 패드가 와이어에 의해서 결합되고, 내부 리드는 절연기판에 의해서 강도가 강화되므로써 와이어의 접속간에 느슨해지는 것이 방지되고 스므스하고 확실한 와이어의 접속이 용이해진다.The thin inner lead attached to the insulating board between manufacturing and the bonding pad of the semiconductor element attached to the die pad are joined by the wire, and the inner lead is strengthened by the insulating board to prevent loosening between the wire connections and is smooth. Reliable wire connection becomes easy.

본 발명에 따른 TAB 방식의 반도체 장치에 있어서, 필름 캐리어상의 핑거의 내부 리드는 외부 리드의 두께의 1/5 내지 1/3이 되도록 형성된다. 따라서 내부 리드 및 내부 리드들의 피치 간격이 보다 좁아지는데 외부 리드의 강도는 그대로 유지되면서, 내부 리드의 수를 증가하는 것이 가능하다. 또한 제조간 반도체 소자의 본딩 패드가 절연기판에 부착된 얇은 내부 리드에 결합될 때, 절연기판에 의해서 내부 리드는 강도 강화되며 접속 단계 동안에 움직여지지 않게 되어 반도체 칩에서의 접속이 스므스하고 신뢰성있게 행해진다.In the TAB type semiconductor device according to the present invention, the inner lead of the finger on the film carrier is formed to be 1/5 to 1/3 of the thickness of the outer lead. Therefore, the pitch gap between the inner leads and the inner leads becomes narrower, but it is possible to increase the number of inner leads while maintaining the strength of the outer leads. In addition, when the bonding pad of the inter-fabrication semiconductor element is bonded to a thin inner lead attached to the insulating substrate, the inner lead is strengthened by the insulating substrate and is not moved during the connecting step, thereby making the connection in the semiconductor chip smooth and reliable. All.

본 발명에 따른 와이어 본딩 방식의 반도체 장치는 리드 프레임 소재 플레이트의 상면 중앙의 내부 리드 영역을 반에칭하므로써 용이하게 제조되는데, 내부 리드는 리드 프레임 소재 플레이트 두께의 1/5 내지 1/3이며, 반에칭 다음 리드 프레임 플레이트의 내부 리드 영역 외부 영역의 외부 리드를 에칭하게 된다.The semiconductor device of the wire bonding method according to the present invention is easily manufactured by half-etching the inner lead area in the center of the upper surface of the lead frame material plate, wherein the inner lead is 1/5 to 1/3 of the thickness of the lead frame material plate, and the half Etching is then performed to etch the outer lead of the region outside the inner lead region of the lead frame plate.

두께가 외부 리드의 두께의 1/5 내지 1/3인 중앙 부근의 내부 리드와 내부 리드 영역 중앙의 다이패드는 다이패드의 상부에 반도체 소자를 고정하고, 반도체 소자와 내부 리드의 본딩 패드를 와이어로 결합하고, 반도체 소자, 절연기판, 내부 리드 및 외부 리드 부분을 봉입재로 봉입하기 전에 에칭 가능하다.The inner lead near the center having a thickness of 1/5 to 1/3 of the thickness of the outer lead and the die pad in the center of the inner lead area fix the semiconductor element on the upper portion of the die pad, and wire the bonding pad of the semiconductor element and the inner lead. And the semiconductor element, the insulating substrate, the inner lead and the outer lead portion are etchable before encapsulating the encapsulant.

외부 리드보다 얇은 내부 리드의 강도가 절연기판에 의해서 강도 강화되고, 종래의 에칭 공정을 이용하여 내부 리드를 보다 좁게 만드는 마이크로 공정을 실행할 수 있으므로, 저렴한 코스트로 좁은 피치 간격을 갖는 다수의 내부 리드가 얻어질 수 있다.Since the strength of the inner lead thinner than the outer lead is strengthened by the insulating substrate and a micro process for narrowing the inner lead can be performed using a conventional etching process, a large number of inner leads having a narrow pitch interval at a low cost Can be obtained.

대안의 공정에서, 리드 프레임 소재 플레이트의 내부 리드 영역 외부의 영역에 형성된 외부 리드는 프레싱에 의해 형성가능하며, 이에 따라 에칭 공정을 이용할 때보다 제조시간이 단축되며, 저렴한 제조 코스트가 얻어질 수 있다.In an alternative process, the outer lead formed in the region outside the inner lead region of the lead frame material plate can be formed by pressing, so that manufacturing time can be shortened and lower manufacturing cost can be obtained than when using an etching process. .

이후, 본 발명은 첨부 도면을 참조하여 설명될 것이다.The invention will now be described with reference to the accompanying drawings.

제1도는 본 발명의 일실시예인 와이어 본딩 방식의 반도체 장치를 도시하는 단면도이고, 제2도는 동 반도체 장치의 주요부를 도시하는 사시도이다. 도면에서, (21)은 리드 프레임이며, 도면 중앙에는 절연기판(25)에 부착된 다이패드(22)가 중앙에 위치한다. 다수의 내부 리드(23)는 리드 프레임(21)에서 중앙쪽으로 돌출하며, 내부 리드의 단부는 다이패드(22)로부터 소정 거리에서 다이패드와 대향 위치하고 있다. 외부 리드(24)는 내부 리드(23)와 일체로 형성된다. 본 발명의 실시예에 있어서, 내부 리드(23)는 30 내지 50μm의 두께로 형성되고, 외부 리드의 150μm 두께보다 훨씬 얇다. 이에 따라 내부 리드(23)의 단부 폭은 30 내지 50μm가 되며, 내부 리드의 단부의 피치 간격은 50 내지 100μm가 된다. 내부 리드(23)의 단부 표면은 은도금된 은도금부를 가지고 있다. 다이패드(22), 외부 리드(24)부 및 내부 리드(23)부는 부착된 상태로 절연기판(25)상에 장착되며, 반도체 소자(26)는 접착제로 다이패드(22)의 표면에 부착되고, 반도체 소자(26)의 본딩 패드와 본딩 패드의 대응 내부 리드(23)는 와이어(27)로 연결된다. 내부 리드(23)가 절연기판(25)에 부착됨으로, 내부 리드의 강도가 강화되어, 와이어(27)가 내부 리드(23)에 연결되면, 내부 리드(23)는 움직이지 않으며, 와이어링(배선)이 확실히 행해진다.1 is a cross-sectional view showing a semiconductor device of a wire bonding method as an embodiment of the present invention, and FIG. 2 is a perspective view showing a main part of the semiconductor device. In the drawing, reference numeral 21 denotes a lead frame, and a die pad 22 attached to the insulating substrate 25 is located at the center. The plurality of inner leads 23 protrude from the lead frame 21 toward the center, and the ends of the inner leads are positioned opposite the die pads at a predetermined distance from the die pads 22. The outer lead 24 is formed integrally with the inner lead 23. In the embodiment of the present invention, the inner lead 23 is formed to a thickness of 30 to 50 μm, which is much thinner than the 150 μm thickness of the outer lead. Accordingly, the end width of the inner lead 23 is 30 to 50 µm, and the pitch interval of the end of the inner lead is 50 to 100 µm. The end surface of the inner lid 23 has a silver plated portion. The die pad 22, the outer lead 24 portion and the inner lead 23 portion are mounted on the insulating substrate 25 in a state where they are attached, and the semiconductor element 26 is attached to the surface of the die pad 22 with an adhesive. The bonding pads of the semiconductor element 26 and the corresponding inner leads 23 of the bonding pads are connected by wires 27. Since the inner lead 23 is attached to the insulating substrate 25, the strength of the inner lead is strengthened, and when the wire 27 is connected to the inner lead 23, the inner lead 23 does not move and the wiring ( Wiring) is surely performed.

이처럼 다수의 내부 리드(23)에 연결된 반도체 소자(26)는 외부 리드 부분이 노출된 상태로 남아 있도록 내부 리드(23), 다이패드(22) 및 절연기판(25)과 함께 에폭시 수지인 플라스틱 패키지로 봉입된다.The semiconductor element 26 connected to the plurality of inner leads 23 may be a plastic package made of epoxy resin together with the inner leads 23, the die pads 22, and the insulating substrate 25 so that the outer leads remain exposed. It is enclosed in

다음에, 패키지(28)로부터 돌출하는 외부 리드(24)는 구부러져(벤트되어), 외부 리드의 단부가 단자로서 사용되는 와이어링 본딩 방식의 반도체 장치가 제조된다.Next, the external lead 24 protruding from the package 28 is bent (vented) to produce a wiring bonding type semiconductor device in which the end of the external lead is used as a terminal.

반도체 장치의 내부 리드(23)수가 증대되는데 이는 외부 리드(24)가 종래의 외부 리드와 동일 두께이지만 내부 리드(23)의 피치 간격은 종래의 250μm와 비교하여 50 내지 100μm 감소되며, 다수의 핀이 종래의 200에서 400으로 증대된 패키지(28)가 와이어 본딩 방식의 반도체 장치로 실현된다.The number of internal leads 23 of the semiconductor device is increased because the external leads 24 are the same thickness as the conventional external leads, but the pitch spacing of the internal leads 23 is reduced by 50 to 100 μm compared with the conventional 250 μm, and the number of fins This conventional package 28, increased from 200 to 400, is realized as a semiconductor device of wire bonding method.

더 나아가, 내부 리드(23)의 단부가 반도체 소자(26)에 보다 근접함으로, 와이어(27)는 그 길이가 단축되고, 반도체 소자 등이 패키지(28)로 봉입될 때 와이어(27)간 엣지 단락과 늘어짐이 방지된다.Furthermore, as the end of the inner lead 23 is closer to the semiconductor element 26, the wire 27 is shortened in length and the edge between the wires 27 when the semiconductor element or the like is enclosed in the package 28. Short circuits and sags are prevented.

다음에는 반도체 장치의 제조 방법에 대해서 설명하기로 한다.Next, the manufacturing method of a semiconductor device is demonstrated.

제3a도 내지 제3e도는 본 발명의 와이어 본딩 방식의 반도체 장치의 리드 프레임의 제조 공정을 도시하는 설명도이며, 폴리미드(polyimide), 유리 에폭시 및 세라믹과 같은 절연 소재로 만들어지는 절연기판(25)은 제3b도에 도시한 바와 같이 접착제로 구리 또는 4-2 합금으로 형성된 사각형의 150μm 두께인 리드 프레임 소재 플레이트(29)(제3a도)의 이면 중앙에 부착된다. 다음에 제3c도에 도시한 바와 같이, 30 내지 50μm 두께의 내부 리드 영역(30)은 리드 프레임 소재 플레이트(29)의 표면 중앙에서 반에칭된다. 내부 영역(30)이 리드 프레임 소재 플레이트(29)에 형성된 후 절연기판(25)이 부착된다. 다음에는 제3d도에 도시한 바와 같이, 외부 리드(24)는 리드 프레임 소재 플레이트(29)의 내부 리드 영역(30) 이외의 주변 영역에서 에칭된 다음, 제3e도에 도시한 바와 같이, 30 내지 50μm 두께의 중앙 주위의 내부 리드(23)와 내부 리드 영역(30)의 중앙에서 다이패드(22)를 형성하도록 에칭이 실행된다. 이런 식으로 리드 프레임(21)은 이에 부착된 절연판(25)과 외부 리드 두께의 1/5 내지 1/3 두께의 내부 리드 및 외부 리드로 형성된다.3A to 3E are explanatory views showing the manufacturing process of the lead frame of the semiconductor device of the wire bonding method of the present invention, and an insulating substrate 25 made of an insulating material such as polyimide, glass epoxy, and ceramic. ) Is attached to the center of the back surface of the lead frame material plate 29 (Fig. 3A), which is a square 150 mu m thick formed of copper or 4-2 alloy with an adhesive as shown in Fig. 3B. Next, as shown in FIG. 3C, the inner lead region 30 having a thickness of 30 to 50 µm is semi-etched at the center of the surface of the lead frame material plate 29. After the inner region 30 is formed in the lead frame material plate 29, the insulating substrate 25 is attached. Next, as shown in FIG. 3D, the outer lead 24 is etched in a peripheral region other than the inner lead region 30 of the lead frame material plate 29, and then, as shown in FIG. 3E, 30 Etching is performed to form the die pad 22 in the center of the inner lead 23 and the inner lead region 30 around the center having a thickness of 50 μm. In this way, the lead frame 21 is formed of an insulating plate 25 attached thereto and an inner lead and an outer lead 1/5 to 1/3 the thickness of the outer lead.

전술한 바와 같이 내부 리드(23)를 외부 리드보다 얇게 제조하고 절연기판으로 재부 리드(23)를 강도 강화함으로써, 내부 리드(23)를 보다 좁게 제조하는 통상의 에칭 공정을 이용하는 마이크로 공정을 실행하여 저렴하게 다수의 내부 리드(23)를 성취하는 것이 가능케 되었다.As described above, by making the inner lead 23 thinner than the outer lead and strengthening the second lead 23 with an insulating substrate, a micro process using a conventional etching process for making the inner lead 23 narrower is performed. It has become possible to achieve a large number of internal leads 23 at low cost.

반도체 소자(26)는 리드 프레임(21)상에 있는 다이패드 표면에 부착되며, 내부 리드(23)와 반도체 소자(26)의 본딩 패드가 와이어(27)로 연결되고, 반도체 소자(26), 절연기판(25), 내부 리드(23) 및 외부 리드(24)부는 에폭시 수지인 봉입 소재로 만들어진 패키지(28)로 봉입되며, 패키지(28)로부터 돌출한 외부 리드(24)는 구부러져서 단자로서 사용되는 와이어 본딩 방식의 반도체 장치가 제조된다.The semiconductor element 26 is attached to the die pad surface on the lead frame 21, the inner lead 23 and the bonding pads of the semiconductor element 26 are connected by a wire 27, the semiconductor element 26, The insulating substrate 25, the inner lead 23 and the outer lead 24 are enclosed in a package 28 made of an encapsulating material of epoxy resin, and the outer lead 24 protruding from the package 28 is bent to form a terminal. The wire bonding type semiconductor device used is manufactured.

제4a도 내지 제4e도는 와이어 본딩 방식의 리드 프레임의 다른 제조공정을 도시하는 설명도로, 제3a도 내지 제3e도에 도시한 제조공정과의 차이는 외부 리드(24)가 리드 프레임 소재 플레이트(29)의 내부 리드 영역(30)의 외부 영역에서 에칭되는 것이 아니라 절연기판(25)과 함께 내부 리드 영역을 프레스하여 형성되는데 있다. 사용된 프레스 공정에 의해 제조시간이 단축되며 에칭 공정과 비교하여 비용도 절감된다.4A to 4E are explanatory diagrams showing another manufacturing process of the lead frame of the wire bonding method, and the difference from the manufacturing process shown in FIGS. 3A to 3E is that the external lead 24 has a lead frame material plate ( It is formed by pressing the inner lead region together with the insulating substrate 25 rather than being etched in the outer lead region 30 of the inner lead region 30. The press process used reduces the manufacturing time and costs compared to the etching process.

제5도는 TAB 방식의 반도체 장치를 도시하는 단면도로, 본 발명의 다른 실시예이다. 이 실시예에서, 리드 프레임(41)의 내부 리드(42)는 30 내지 50μm의 두께로 형성되며, 그 두께는 외부 리드의 150μm 두께보다 얇은 두께이다. 따라서, 내부 리드(42)의 단부는 30 내지 50μm로 되며, 내부 리드(42)의 피치 간격은 50 내지 100μm이다. 외부 리드(43)와 내부 리드(42)부는 절연기판(44)에 고착된다. 리드 프레임(41)의 내부 리드(42)는 반도체 소자(26)의 본딩패드에 연결되고, 반도체 소자(26), 절연기판(44), 외부 리드(43) 및 내부 리드(42) 부분은 에폭시 수지의 패키지로 봉입되며, 패키지(45)로부터 돌출한 외부 리드(43)는 벤트되어 단자로서 사용되는 TAB 방식의 반도체 장치가 제조된다.5 is a cross-sectional view showing a TAB type semiconductor device, which is another embodiment of the present invention. In this embodiment, the inner lead 42 of the lead frame 41 is formed to a thickness of 30 to 50 μm, the thickness of which is thinner than the 150 μm thickness of the outer lead. Therefore, the end of the inner lead 42 is 30 to 50 m, and the pitch interval of the inner lead 42 is 50 to 100 m. The outer lead 43 and the inner lead 42 are fixed to the insulating substrate 44. The inner lead 42 of the lead frame 41 is connected to the bonding pad of the semiconductor element 26, and the semiconductor element 26, the insulating substrate 44, the outer lead 43, and the portion of the inner lead 42 are epoxy. A TAB type semiconductor device, which is sealed in a package of resin and protrudes from the package 45, is bent and used as a terminal.

이러한 반도체 장치에 있어서, 리드 프레임(41)의 내부 리드(42)의 피치 간격은 종래의 250μm에서 50 내지 100μm로 축소되며, 외부 리드(43)의 두께는 종래와 동일하게 유지함으로써 내부 리드(42)의 수를 늘여 증대된 핀수를 가지는 TAB 방식의 반도체 장치를 실현하는 것이 가능하다.In such a semiconductor device, the pitch interval of the inner lead 42 of the lead frame 41 is reduced from 250 μm to 50 to 100 μm, and the thickness of the outer lead 43 remains the same as the conventional lead 42. It is possible to realize a TAB type semiconductor device having an increased number of pins by increasing the number of).

전술한 바와 같이, 리드 프레임의 내부 리드는 본 발명의 와이어 본딩 방식의 반도체 장치의 외부 리드 두께의 1/5 내지 1/3로 형성되며, 외부 리드의 두께는 종래의 두께와 동일하며 내부 리드의 강도는 강도 유지됨에 따라 내부 리드 및 그 피치 간격이 좁게 만들어져서 내부 리드의 수가 증대되며, 이에 따라 많은 핀을 가진 패키지가 실현된다. 또한, 내부 리드의 단자를 반도체 소자에 보다 근접시킴으로써, 와이어는 그 길이가 축소되며, 이에 따라 와이어의 처짐과 그에 따른 봉입간 엣지 단락이 방지된다.As described above, the inner lead of the lead frame is formed to be 1/5 to 1/3 of the thickness of the outer lead of the semiconductor device of the wire bonding method of the present invention, the thickness of the outer lead is the same as the conventional thickness and the As strength is maintained, the internal leads and their pitch spacing are made narrow as the strength is maintained, thereby increasing the number of internal leads, thereby realizing a package with many pins. In addition, by bringing the terminal of the inner lead closer to the semiconductor element, the length of the wire is shortened, thereby preventing sagging of the wire and consequently the edge short between the encapsulations.

반도체 절연기판에 부착된 얇은 내부 리드와 다이패드 표면에 부착된 반도체 소자의 본딩패드가 와이어로 연결되기 때문에, 내부 리드는 절연기판에 의해 강도가 강화되며, 와이어와 내부 리드와의 접속간 움직임을 방지하여 와이어의 정확한 연결이 용이하게 된다.Since the thin internal leads attached to the semiconductor insulating substrate and the bonding pads of the semiconductor elements attached to the die pad surface are connected by wires, the internal leads are strengthened by the insulating substrate, and the movement between the wires and the connections between the internal leads is enhanced. This facilitates the correct connection of the wire.

본 발명의 반도체 장치는 리드 프레임 소재 플레이트 두께의 1/5 내지 1/3의 두께를 갖도록 리드 프레임 소재 플레이트의 표면 중앙에서 내부 리드 영역을 반에칭하므로써 제조되는데, 이는 절연기판을 리드 프레임 소재 플레이트의 이면 중앙에 부착한 후나 리드 프레임 소재 플레이트의 이면 중아에 부착전에 행해진다. 다음에 외부 리드는 리드 프레임 소재 플레이트의 내부 리드 영역 외부의 영역에서 에칭되고, 두께가 외부 리드 두께의 1/5 내지 1/3인 중앙 부근의 내부 리드와 함께 내부 리드 영역의 중앙에서 다이패드가 에칭된다. 따라서, 외부 리드보다 얇은 내부 리드의 강도는 절연기판에 의해서 강화되며, 보다 좁은 내부 리드를 제조하기 위하여 종래의 에칭 공정에 의해 마이크로 공정을 실행하는 것이 가능함으로써, 다수의 내부 리드가 저렴하게 성취될 수 있다. 또한, 프레스에 의해 리드 프레임 소재 플레이트의 내부 리드 영역 이외의 영역에서 외부 영역을 형성함으로써, 제조시간이 보다 단축되고, 제조 비용 또한 에칭 공정을 이용하는 것보다 저렴해진다.The semiconductor device of the present invention is manufactured by half-etching the inner lead region at the center of the surface of the lead frame material plate so as to have a thickness of 1/5 to 1/3 of the thickness of the lead frame material plate. After attaching to the center of a back surface, and before attaching to the back surface center of a lead frame material plate. The outer lead is then etched in an area outside the inner lead area of the lead frame material plate, and the die pad in the center of the inner lead area with the inner lead near the center having a thickness of 1/5 to 1/3 of the outer lead thickness. Is etched. Therefore, the strength of the inner lead thinner than the outer lead is enhanced by the insulating substrate, and it is possible to carry out a micro process by a conventional etching process to produce a narrower inner lead, whereby a plurality of inner leads can be achieved at low cost. Can be. In addition, by forming the outer region in a region other than the inner lead region of the lead frame material plate by pressing, the manufacturing time is further shortened, and the manufacturing cost is also lower than using the etching process.

본 발명의 TAB형 반도체 장치에 있어서, 필름 캐리어상의 핑거의 내부 리드는 외부 리드 두께의 1/3 내지 1/2 두께로 형성되어, 외부 리드의 두께는 종래의 것과 동일한 두께로 그 강도를 유지하면서 내부 리드를 보다 좁게 제조함으로써 내부 리드의 피치 간격을 좁게 하여 내부 리드수를 늘이는 것이 가능하며 많은 핀을 가지는 패키지를 실현하는 것이 가능하다.In the TAB type semiconductor device of the present invention, the inner lead of the finger on the film carrier is formed to be 1/3 to 1/2 the thickness of the outer lead thickness, while the thickness of the outer lead is maintained at the same thickness as the conventional one. By making the inner lead narrower, it is possible to narrow the pitch interval of the inner lead to increase the number of inner leads and to realize a package having many pins.

또한, 반도체 소자의 본딩 패드는 절연기판에 부착된 얇은 내부 리드에 연결되기 때문에, 내부 리드가 절연기판에 의해 강도가 강화되어, 반도체 소자의 본딩 패드와 내부 리드와의 연결간 움직임이 방지되어 반도체 칩에서의 접속이 용이하게 된다.In addition, since the bonding pad of the semiconductor element is connected to a thin inner lead attached to the insulating substrate, the strength of the inner lead is increased by the insulating substrate, thereby preventing the movement between the bonding pad and the inner lead of the semiconductor element. The connection on the chip becomes easy.

Claims (15)

반도체 장치에 있어서, 내부 리드(23)와 외부 리드(24)가 일체로 형성된 리드 프레임(21)에서, 상기 내부 리드의 두께는 외부 리드의 두께의 1/5 내지 1/3이며, 상기 내부 리드간의 피치가 100μm 이하인 상기 리드 프레임(2)과, 상기 내부 리드와 외부 리드가 부착된 절연기판(25)과, 상기 내부 리드와 연결된 반도체 소자(26)와, 상기 반도체 소자, 상기 절연기판 및 상기 내부 리드와 외부 리드부가 봉입된 패키지(28)로 구성되는 것을 특징으로 하는 반도체 장치.In the semiconductor device, in the lead frame 21 in which the inner lead 23 and the outer lead 24 are integrally formed, the thickness of the inner lead is 1/5 to 1/3 of the thickness of the outer lead, and the inner lead The lead frame 2 having a pitch of 100 μm or less, an insulating substrate 25 having the internal lead and an external lead attached thereto, a semiconductor element 26 connected to the internal lead, the semiconductor element, the insulating substrate and the A semiconductor device comprising a package (28) in which an inner lead and an outer lead are sealed. 절연기판에 부착되며, 반도체 소자가 고착되는 다이패드(22)와, 상기 반도체 소자의 본딩 패드는 내부 리드에 연결하는 와이어(27)를 포함하는 것을 특징으로 하는 와이어 본딩 방식의 반도체 장치.A die bonding device attached to an insulating substrate and having a semiconductor device fixed thereto, and the bonding pad of the semiconductor device includes a wire 27 connected to an internal lead. 제2항에 있어서, 상기 다이패드의 두께는 상기 내부 리드의 두께와 동일한 것을 특징으로 하는 와이어 본딩 방식의 반도체 장치.The wire bonding semiconductor device of claim 2, wherein a thickness of the die pad is equal to a thickness of the internal lead. 제1항에 있어서, 상기 내부 리드의 두께는 상기 외부 리드의 두께의 1/5 내지 1/3인 것을 특징으로 하는 반도체 장치.The semiconductor device of claim 1, wherein a thickness of the inner lead is 1/5 to 1/3 of a thickness of the outer lead. 반도체 소자의 본딩 패드가 내부 리드에 직접 연결되는 것을 특징으로 하는 제1항에 따른 TAB 방식의 반도체 장치.The TAB type semiconductor device according to claim 1, wherein a bonding pad of the semiconductor element is directly connected to an internal lead. 반도체 장치 제조 방법에 있어서, 절연기판을 리드 프레임 플레이트 표면에 부착하는 단계와, 상기 리드 프레임 플레이트의 내부 영역에서 내부 리드 영역을 반에칭하므로써 내부 리드의 두께는 상기 리드 프레임 두께의 1/5 내지 1/2이 되는 반에칭단계와, 상기 내부 리드 영역의 외부에 외부 리드를 형성하는 단계와, 상기 내부 리드 영역을 에칭하여 내부 리드간의 피치가 100μm 이하의 내부 리드를 형성하는 단계와, 상기 내부 리드에 반도체 소자를 연결하는 단계와, 상기 반도체 소자, 상기 절연기판 및 상기 내부 리드와 외부 리드부를 패키지로 봉입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.A method of manufacturing a semiconductor device, comprising: attaching an insulating substrate to a surface of a lead frame plate, and semi-etching an inner lead region in an inner region of the lead frame plate so that the thickness of the inner lead is 1/5 to 1 of the lead frame thickness. A semi-etching step of becoming / 2, forming an outer lead outside the inner lead region, etching the inner lead region to form an inner lead having an internal lead having a pitch of 100 μm or less, and the inner lead; Connecting the semiconductor device to the semiconductor device; and encapsulating the semiconductor device, the insulating substrate, and the inner lead and the outer lead in a package. 제6항에 있어서, 상기 반에칭 단계는 상기 내부 리드의 두께가 상기 리드 프레임 플레이트 두께의 1/5 내지 1/3이 되도록 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.The method of claim 6, wherein the semi-etching step includes etching the inner lead so that the thickness of the inner lead is 1/5 to 1/3 of the thickness of the lead frame plate. 제6항 또는 제7항에 있어서, 상기 부착 단계는 반에칭 단계후 상기 절연기판을 상기 리드 프레임 플레이트에 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 6, wherein the attaching step comprises attaching the insulating substrate to the lead frame plate after a semi-etching step. 제6항 또는 제7항에 있어서, 상기 외부 리드의 형성 단계는 에칭 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.8. The method of claim 6 or 7, wherein the forming of the external lead comprises an etching step. 제6항 또는 제7항에 있어서, 상기 외부 리드의 형성 단계는 프레스 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.8. The method of claim 6 or 7, wherein the forming of the external lead comprises a pressing step. 제6항 또는 제7항에 있어서, 상기 내부 리드 영역의 중앙에서 다이패드를 에칭하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.8. The method of claim 6 or 7, further comprising etching a die pad at the center of the inner lead region. 반도체 장치에 있어서, 리드 프레임의 외부 리드의 두께의 1/5 내지 1/3인 내부 리드간의 피치가 100μm 이하의 내부 리드와, 상기 리드 프레임의 내부 리드와 동일 두께의 다이패드와, 상기 다이패드, 외부 리드 부분 및 내부 리드 부분이 부착된 절연기판과, 상기 다이패드의 표면에 고착된 반도체 소자와, 상기 반도체 소자의 본딩 패드와 상기 내부 리드를 연결하는 와이어와, 상기 반도체 소자, 상기 절연기판, 상기 외부 리드 부분 및 상기 내부 리드 부분이 봉입된 패키지로 구성된 것을 특징으로 하는 반도체 장치.A semiconductor device comprising: an internal lead having a pitch of 1/5 to 1/3 of the thickness of an external lead of a lead frame having an internal lead of 100 μm or less, a die pad having the same thickness as the internal lead of the lead frame, and the die pad And an insulating substrate having an outer lead portion and an inner lead portion attached thereto, a semiconductor element fixed to a surface of the die pad, a wire connecting the bonding pad of the semiconductor element to the inner lead, the semiconductor element, and the insulating substrate. And a package in which the outer lead portion and the inner lead portion are sealed. 반도체 장치에 있어서, 필름 캐리어의 핑거의 외부 리드의 두께의 1/5 내지 1/3인 내부 리드간의 피치가 100μm 이하의 내부 리드와, 상기 핑거의 외부 리드부와 내부 리드부가 부착되는 절연기판과, 본딩 패드가 내부 리드에 연결되는 반도체 소자와, 상기 반도체 소자, 상기 절연기판, 상기 외부 리드부 및 상기 내부 리드부가 봉입된 패키지로 구성된 것을 특징으로 하는 반도체 장치.A semiconductor device comprising: an internal lead having a pitch of 1/5 to 1/3 of a thickness of an external lead of a finger of a film carrier having an internal lead of 100 μm or less, an insulating substrate to which the external lead portion and the internal lead portion of the finger are attached; And a package in which a bonding pad is connected to an inner lead, and a package in which the semiconductor element, the insulating substrate, the outer lead portion, and the inner lead portion are sealed. 반도체 장치의 제조 방법에 있어서, 절연기판을 리드 프레임 소재 플레이트의 이면 중앙에 부착한 후 상기 리드 프레임 소재의 1/5 내지 1/3 두께인 내부 리드를 상기 리드 프레임 소재 플레이트의 표면 중앙에서 반에칭하거나, 상기 리드 프레임 소재 플레이트의 표면의 내부 리드 영역을 형성한 후 리드 프레임 소재 플레이트의 이면 중앙에 절연기판을 부착한 다음 상기 리드 프레임 소재 상기 리드 프레임 소재 플레이트의 내부 리드 영역 이외의 영역에서 외부 리드를 에칭하는 단계와, 상기 외부 리드의 1/5 내지 1/3 두께인 상기 소재 플레이트의 중앙 부근의 내부 리드와 상기 내부 리드 영역의 중앙에서 다이패드를 에칭하는 단계와, 상기 다이패드의 표면에 반도체 소자를 고착하는 단계와, 상기 반도체 소자의 다이패드와 상기 내부 리드를 와이어로 연결하는 단계와, 상기 반도체 소자, 절연기판, 외부 리드 부분 및 상기 내부 리드 부분을 봉입재로 봉입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.In the method of manufacturing a semiconductor device, after attaching the insulating substrate to the center of the rear surface of the lead frame material plate, an internal lead 1/5 to 1/3 thick of the lead frame material is semi-etched at the center of the surface of the lead frame material plate. Alternatively, after forming an inner lead region on the surface of the lead frame material plate, attaching an insulating substrate to the center of the back surface of the lead frame material plate, and then external lead in an area other than the inner lead area of the lead frame material plate. Etching the die pad and etching the die pad at the center of the inner lead region and the inner lead near the center of the material plate that is 1/5 to 1/3 thick of the outer lead; Fixing the semiconductor element, and connecting the die pad and the internal lead of the semiconductor element to a wire Connecting the semiconductor element, the insulating substrate, the outer lead portion, and the inner lead portion with an encapsulant. 반도체 장치의 제조 방법에 있어서, 절연기판을 리드 프레임 소재 플레이트의 이면 중앙에 부착한 후 상기 리드 프레임 소재의 1/5 내지 1/3 두께인 내부 리드 영역을 에칭하여 내부 리드간의 피치가 100μm 이하의 내부 리드를 형성하고, 상기 내부 리드를 상기 리드 프레임 소재 플레이트의 표면 중앙에서 반에칭한 다음, 상기 절연기판과 함께 상기 리드 프레임 소재 플레이트의 상기 내부 리드 영역 이외의 영역을 프레스하여 외부 리드를 형성하는 단계와, 상기 외부 리드의 1/5 내지 1/3 두께인 상기 소재 플레이트의 중앙 부근의 내부 리드와 상기 내부 리드 영역의 중앙에서 다이패드를 에칭하는 단계와, 상기 다이패드의 표면에 반도체 소자를 고착하는 단계와, 상기 반도체 소자의 다이패드와 상기 내부 리드를 와이어로 연결하는 단계와, 상기 반도체 소자, 상기 절연기판, 상기 외부 리드 부분 및 내부 리드 부분을 봉입재로 봉입하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.In the method of manufacturing a semiconductor device, an insulating substrate is attached to the center of the rear surface of the lead frame material plate, and then an internal lead region of 1/5 to 1/3 thickness of the lead frame material is etched so that the pitch between the internal leads is 100 μm or less. Forming an inner lead, semi-etching the inner lead at the center of the surface of the lead frame material plate, and then pressing an area other than the inner lead area of the lead frame material plate together with the insulating substrate to form an outer lead. Etching a die pad at the center of the inner lead region and the inner lead near the center of the material plate, which is 1/5 to 1/3 the thickness of the outer lead, and placing a semiconductor device on the surface of the die pad. Adhering the die pad and the internal lead to wires; Here, a method of manufacturing a semiconductor device comprising the step of sealing the insulating substrate, and the outer lead portion and the inner lead portion to the encapsulating material.
KR1019910015564A 1990-09-12 1991-09-06 Semiconductor device and method for producing the same KR970000219B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-240161 1990-09-12
JP2240161A JPH04120765A (en) 1990-09-12 1990-09-12 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
KR920007155A KR920007155A (en) 1992-04-28
KR970000219B1 true KR970000219B1 (en) 1997-01-06

Family

ID=17055406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910015564A KR970000219B1 (en) 1990-09-12 1991-09-06 Semiconductor device and method for producing the same

Country Status (5)

Country Link
JP (1) JPH04120765A (en)
KR (1) KR970000219B1 (en)
GB (1) GB2247988B (en)
HK (1) HK101497A (en)
TW (1) TW198767B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550900B2 (en) * 1993-11-18 1996-11-06 日本電気株式会社 Semiconductor device
JP3506341B2 (en) * 1994-06-28 2004-03-15 株式会社ルネサステクノロジ Semiconductor device
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein
KR0156622B1 (en) * 1995-04-27 1998-10-15 문정환 Semiconductor leadframe and the manufacturing method
US5796158A (en) * 1995-07-31 1998-08-18 Micron Technology, Inc. Lead frame coining for semiconductor devices
JP2891692B1 (en) 1997-08-25 1999-05-17 株式会社日立製作所 Semiconductor device
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
CA1032276A (en) * 1973-12-03 1978-05-30 Andrew Koutalides Package for semiconductor beam lead devices
DE3261669D1 (en) * 1981-03-27 1985-02-07 Amp Inc Semiconductor chip carrier
GB2178894B (en) * 1985-08-06 1988-07-27 Gen Electric Co Plc Preparation of fragile devices
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
EP0405330A3 (en) * 1989-06-29 1992-05-06 Motorola, Inc. Flagless leadframe, package and method

Also Published As

Publication number Publication date
KR920007155A (en) 1992-04-28
TW198767B (en) 1993-01-21
GB2247988B (en) 1995-03-29
GB9119362D0 (en) 1991-10-23
JPH04120765A (en) 1992-04-21
HK101497A (en) 1997-08-15
GB2247988A (en) 1992-03-18

Similar Documents

Publication Publication Date Title
KR900002908B1 (en) Resin-sealed simiconductor device
US4677526A (en) Plastic pin grid array chip carrier
CA1252912A (en) Semiconductor package with high density i/o lead connection
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
KR100206049B1 (en) Plastic molded ic package with leads having small flatness fluctuation
JP2852178B2 (en) Film carrier tape
KR970000219B1 (en) Semiconductor device and method for producing the same
US5406119A (en) Lead frame
JPH04233244A (en) Integrated-circuit assembly
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US5361970A (en) Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JP3103281B2 (en) Resin-sealed semiconductor device
JP3431993B2 (en) IC package assembling method
KR20010042682A (en) Semiconductor device and process for manufacturing the same
JPH10154768A (en) Semiconductor device and its manufacturing method
JP3466354B2 (en) Semiconductor device
JPH07183425A (en) Semiconductor device and its manufacture
KR100221918B1 (en) Chip scale package
KR200159861Y1 (en) Semiconductor package
JPH08172142A (en) Semiconductor package, its manufacturing method, and semiconductor device
JPH0468542A (en) Semiconductor device
JPH05326814A (en) Lead frame for mounting electronic circuit device
KR20000027519A (en) Multi chip package
JPH03255655A (en) Semiconductor device
JPH07326690A (en) Package for semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee