Claims (8)
반도체 소자의 접합영역 형성방법에 있어서, P형의 실리콘기판상에 게이트산화막을 성장시킨 후 폴리실리콘을 증착하고 패터닝하여 게이트전극을 형성한 다음 전체상부면에 N-불순물이 온을 주입하여 노출된 실리콘기판에 N-영역을 형성시키는 단계와, 상기 단계로부터 큰 경사각을 갖는 경사이온주입공정으로 P-불순물이온을 주입하여 상기 N-영역의 하부에 P-영역을 형성시키는 단계와, 상기 단계로부터 상기 게이트전극의 양측벽에 산화막스페이서를 형성한 후 전체상부면에 N-불순물이온을 주입하여 LDD구조의 접합영역을 형성하는 단계와, 상기 단계로부터 상기 산화막스페이서의 하부에 형성된 N-영역의 하부 및 상기 접합영역의 측부에 잔류되는 P-영역이 펀치쓰루우 스토퍼가 되도록 소정온도에서 급속열처리공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.In the junction region forming a semiconductor device, depositing, after growing the gate oxide film on a silicon substrate of P-type polysilicon, and patterned to form a gate electrode, and then N on the entire upper surface - the impurity implantation to expose the whole Forming an N − region on the silicon substrate, and implanting P − impurity ions in a gradient ion implantation process having a large inclination angle therefrom to form a P − region below the N − region; after the formation of the oxide spacers on both sidewalls of the gate electrode on the entire upper surface N - and implanting impurity ions to form the junction region of an LDD structure, formed from part to a lower portion of the oxide spacer N - lower part of the area And performing a rapid heat treatment process at a predetermined temperature such that the P − region remaining on the side of the junction region becomes a punch-through stopper. A method of forming a junction region of a semiconductor device, characterized in that the.
제1항에 있어서, 상기 N-영역을 형성하기 위한 이온주입공정시 이온주입량은 1×1012Cm-2이며, 이온주입 에너지는 20 내지 40KeV인 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.The method of claim 1, wherein an ion implantation amount is 1 × 10 12 Cm −2 and an ion implantation energy is 20 to 40 KeV in the ion implantation process for forming the N − region.
제1항에 있어서, 상기 경사이온주입공정은 좌측 및 우측으로 각각 20 내지 30°의 경사각을 갖는 상태에서 실시되는 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.The method of claim 1, wherein the gradient ion implantation process is performed in a state having an inclination angle of 20 to 30 ° to the left and the right.
제1항에 있어서, 상기 P-영역을 형성하기 위한 이온주입공정시 이온주입량은 3 내지 4×1012Cm-2이며, 이온주입에너지는 20 내지 40KeV인 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.2. The junction region of claim 1, wherein an ion implantation amount is 3 to 4 × 10 12 Cm −2 and an ion implantation energy is 20 to 40 KeV in the ion implantation process for forming the P − region. Way.
제1항에 있어서, 상기 산화막스페이서의 두께는 0.08 내지 0.12㎛인 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.The method of claim 1, wherein the oxide spacer has a thickness of 0.08 to 0.12 μm.
제1항에 있어서, 상기 LDD구조의 접합영역을 형성하기 위한 이온주입공정시 이온주입량은 6×1015Cm-2이며, 이온주입에너지는 50 내지 70KeV인 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.The method according to claim 1, wherein the ion implantation amount during the ion implantation process for forming the junction region of the LDD structure is 6 × 10 15 Cm -2 , the ion implantation energy is 50 to 70 KeV, the junction region formation of the semiconductor device Way.
제1 또는 6항에 있어서, 상기 LDD구조의 접합영역은 0.1 내지 0.2㎛의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.The method of claim 1, wherein the junction region of the LDD structure is formed to a depth of 0.1 to 0.2 μm.
제1항에 있어서, 상기 펀치쓰루우 스토퍼를 형성하기 위한 급속열처리공정은 900 내지 1100℃의 온도에서 9 내지 11초간 실시되는 것을 특징으로 하는 반도체 소자의 접합영역 형성방법.The method of claim 1, wherein the rapid heat treatment step for forming the punch-through stopper is performed for 9 to 11 seconds at a temperature of 900 to 1100 ℃.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.