KR960039011A - 반도체 메모리 소자 - Google Patents
반도체 메모리 소자 Download PDFInfo
- Publication number
- KR960039011A KR960039011A KR1019950009201A KR19950009201A KR960039011A KR 960039011 A KR960039011 A KR 960039011A KR 1019950009201 A KR1019950009201 A KR 1019950009201A KR 19950009201 A KR19950009201 A KR 19950009201A KR 960039011 A KR960039011 A KR 960039011A
- Authority
- KR
- South Korea
- Prior art keywords
- data bus
- bit line
- sense amplifier
- redundant
- normal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 소자에 관한 것으로, 리페어 알고리듬을 적용하기에 용이하도록 구성된 메모리 아키텍쳐에 관한 것인데, 특히 구성에 있어서 데이터 버스 센스 증폭기의 구성을 개선하여 디펙트 셀 리페어시에도 속도의 지연없는 동작의 구현에 적당하도록 하기 위하여, 여분 셀 어레이로부터의 신호를 비트라인으로 받아 전달하는 여분 데이터 버스를 부가 형성시키고, 이를 통해 인가되는 신호를 센싱하는 여분 데이터 버스 센스 증폭기를 부가 형성시켜 신호를 별도의 데이타 버스와 데이타 버스 센스 증폭기에서 처리를 한 후, 이를 머티 플렉서에서 선택하여 외부 글로벌 입출력으로 내보내어, 리페어 판단이 늦은 경우에도 종래 기술과는 달리 딜레이요소를 감소시키고, 즉, 노말 Y 셀렉트보다 여분 Y 셀렉트가 늦게 인가되더라도 여분 데이타 버스의 로딩이 노말 데이타 버스보다 작으므로 로딩에 의한 딜레이는 없앨 수 있음을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 구성
Claims (3)
- 다수의 메모리 셀을 갖는 반도체 메모리 소자에 있어서, 상기 메모리 소자는 복수개의 메모리 셀과 각각의 상기 메모리 셀에 교차하여 형성된 다 수의 워드라인과 다 수의 비트라인 페어로 구성되며, 주어진 어드레스 범위 안에서 억세스되는 노말 셀로 구성된 노말 메모리 셀 어레이와, 상기 노말 셀들 이외에 여분으로 존재하되, 상기 워드라인 방향과 비트라인 방향으로 각각 구성된 여분 메모리 셀로 구성된 최소한 하나 이상의 메모리 셀 어레이와, 상기 메모리 셀 어레이의 주변에 상기 노말 셀의 억세스를 위하여 워드라인 방향 구동을 위하여 형성된 로우 디코더와, 비트라인 방향의 Y셀렉트 신호를 위한 컬럼 디코더와, 상기 워드라인 방향의 여분셀들의 워드라인 구동을 위한 여분 로우 디코더와, 상기 비트라인 방향의 여분 셀들의 Y셀렉트 신호를 위하여 형성된 여분 컬럼 디코더로 이루어진 어드레스 디코더와, 상기 비트라인 페어에 인가된 신호를 증폭하기 위하여 상기 비트라인 페어에 형성된 비트라인 센스 증폭기(BLSA)와, 상기 비트라인 센스 증폭기에 의해 증폭된 신호를 전달여부를 상기 컬럼 디코더와, 상기 여분 컬럼 디코더에 의해 인가되는 신호인 Y셀렉트 신호 및 여분 Y셀렉트 신호에 따라 제어하도록 각 상기 비트라인 페어에 쌍으로 형성된 스위치와, 상기 비트라인 센스 증폭기에 의해 증폭되어 상기 스위치에 의해 제어된 스위칭된 신호를 인가 받도로, 상기 노말 메모리 셀 어레이에 연결된 모든 비트라인 페어와 연결된 노말 데이타 버스와, 상기 여분 메모리 셀 어레이에 연결된 모든 비트라인 페어와 연결된 여분 데이타 버스로 구성된 데이타 버스와, 상기 노말 데이타 버스의 센싱을 위하여 형성된 데이타 버스 센스 증폭기(DBSA)와, 상기 여분 데이터 버스의 센싱을 위하여 형성된 여분 데이터 버스 센스 증폭기(RDBSA)와, 상기 데이타 버스 센스 증폭기와 상기 여분 데이타 버스 센스 증폭기로부터 신호를 인가 받아 선택적으로 출력하는 멀티플렉서를 포함하여 이루어진 반도체 메모리 소자.
- 제1항에 있어서, 주어진 어드레스가 디펙트가 있는 셀을 선택하는지의 여부를 판단하여 플래그를 출력하며, 상기 플래그로 상기 컬럼 디코더, 여분 컬럼 디코더, 데이터 버스 센스 증폭기, 여분 데이터 버스증폭기, 밀티플렉서를 간접적으로 제어하도록 형성된 리페어 판단 회로를 부가하여 이루어진 것을 특징으로 하는 반도체 메모리 소자.
- 제1항에 있어서, 상기 반도체 메모리 소자의 라이트 경로의 구성할 때, 상기 데이타 버스 센스 증폭기와 여분 데이타 센스 증폭기에 라이트 버퍼를 부가시켜, 상기 데이타 버스와 여분 데이타 버스를 통하여 데이타가 셀에 라이트 되도록한 것을 특징으로 하는 반도체 메모리 소자.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009201A KR0147198B1 (ko) | 1995-04-19 | 1995-04-19 | 반도체 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009201A KR0147198B1 (ko) | 1995-04-19 | 1995-04-19 | 반도체 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039011A true KR960039011A (ko) | 1996-11-21 |
| KR0147198B1 KR0147198B1 (ko) | 1998-11-02 |
Family
ID=19412500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009201A KR0147198B1 (ko) | 1995-04-19 | 1995-04-19 | 반도체 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147198B1 (ko) |
-
1995
- 1995-04-19 KR KR1019950009201A patent/KR0147198B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147198B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5060230A (en) | On chip semiconductor memory arbitrary pattern, parallel test apparatus and method | |
| US6269035B1 (en) | Circuit and method for a multiplexed redundancy scheme in a memory device | |
| JP3484093B2 (ja) | 連想メモリ | |
| US6304509B1 (en) | Semiconductor storage unit | |
| JP2008536250A (ja) | Ｙ−ｍｕｘ分割方法 | |
| KR940022845A (ko) | 반도체 메모리 및 용장 어드레스 기입방법 | |
| US5930183A (en) | Semiconductor memory device | |
| US6282142B1 (en) | Semiconductor memory device | |
| JP2705590B2 (ja) | 半導体記憶装置 | |
| KR100490084B1 (ko) | 효율적인 리던던시 구제율을 갖는 반도체 메모리 장치 | |
| JPH0955095A (ja) | 集積半導体メモリ装置 | |
| US5386387A (en) | Semiconductor memory device including additional memory cell block having irregular memory cell arrangement | |
| KR970003209A (ko) | 캐쉬메모리로서 센스앰프를 사용하는 다이내믹형 반도체기억장치 | |
| KR100885009B1 (ko) | 반도체 기억 장치 | |
| KR950009394B1 (ko) | 반도체 메모리장치 | |
| EP0953912B1 (en) | Semiconductor memory device with redundancy | |
| US6930934B2 (en) | High efficiency redundancy architecture in SRAM compiler | |
| US5517458A (en) | Roll call decoder for semiconductor memory having redundant memory cells | |
| US6937537B2 (en) | Semiconductor memory with address decoding unit, and address loading method | |
| US6331963B1 (en) | Semiconductor memory device and layout method thereof | |
| KR960039011A (ko) | 반도체 메모리 소자 | |
| JP3499120B2 (ja) | 半導体記憶装置 | |
| KR102299020B1 (ko) | 인공지능 동작을 위한 메모리 장치 | |
| KR940006074Y1 (ko) | 데이타 버스억제를 이용한 여분의 컬럼 선택회로 | |
| US6975548B2 (en) | Memory device having redundant memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |