Claims (3)
반도체 소자의 제조방법에 있어서, P웰 및 N웰영역이 형성된 실리콘기판에 필드산화막을 형성하고 상기 P웰 및 N웰영역의 실리콘기판상에 게이트전극을 각각 형성한 후 전체 상부면에 제1산화막을 형성하는 단계와, 상기 단계로 부터 상기 P웰영역의 실리콘기판이 노출되도록 제1마스크를 형성한 후 상기 노출된 실리콘기판에 저농도불순물이온을 주입하여 N-LDD영역을 형성하는 단계와, 상기 단계로 부터 제1 및 제2포켓이온주입공정을 순차적으로 실시하여 채널스토퍼를 형성하는 단계와, 상기 단계로부터 상기 제1마스크를 제거하고 상기 N웰영역의 실리콘기판이 노출되도록 제2마스크를 형성한 후 상기 노출된 실리콘기판에 저농도불순물이온을 주입하여 P-LDD영역을 형성하는 단계와 상기 단계로 부터 상기 제2마스크를 제거하고 전체상부면에 제2산화막을 형성한 후 식각하여 상기 게이트전극양측벽에 제1산화막스페이서를 각각 형성시키는 단계와 상기 단계로 부터 상기 P웰 영역의 실리콘기판이 노출되도록 제3마스크를 형성한 후 상기 노출된 P웰영역의 게이트전극양측벽에 형성된 제1산화막스페이서를 식각하여 사이드월의 두께가 감소된 제2산화막스페이서를 형성하는 단계와, 상기 단계로부터 상기 노출된 실리콘 기판에 고농도불순물이온을 주입하여 N-MOS트랜지스터의 접합영역을 형성하는 단계와, 상기 단계로부터 상기 제3마스크를 제거하고 상기 N웰영역의 실리콘기판의 노출되도록 제4마스크를 형성한 후 상기 노출된 실리콘기판에 고농도불순물이온을 주입하여 P-MOS트랜지스터의 접합영역을 형성하는 단계와, 상기 단계로 부터 상기 제4마스트를 제거한 후 열처리하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법In the method of manufacturing a semiconductor device, a field oxide film is formed on a silicon substrate having P wells and N well regions, and gate electrodes are formed on the silicon substrates of the P well and N well regions, respectively, and the first oxide film is formed on the entire upper surface thereof. Forming an N-LDD region by implanting low concentration impurity ions into the exposed silicon substrate after forming a first mask to expose the silicon substrate of the P well region from the step; Forming a channel stopper by sequentially performing the first and second pocket ion implantation processes from the step; forming a second mask to remove the first mask and to expose the silicon substrate of the N well region from the step; After implanting low concentration impurity ions into the exposed silicon substrate to form a P-LDD region, and removing the second mask from the step and the second oxidation on the entire upper surface Forming a first oxide spacer on both sidewalls of the gate electrode, and forming a third mask to expose the silicon substrate of the P well region. Etching the first oxide spacers formed on both sidewalls of the gate electrode to form a second oxide spacer having reduced thickness of the sidewall; and implanting high concentration impurity ions into the exposed silicon substrate from the step. Forming a junction region, removing the third mask from the step and forming a fourth mask to expose the silicon substrate of the N well region, and then implanting a high concentration impurity ion into the exposed silicon substrate to form a P-MOS. Forming a junction region of the transistor; and removing the fourth mast from the step and then performing heat treatment. Method for manufacturing a semiconductor device, characterized in that
제1항에 있어서, 상기 제1포켓이온주입은 좌측으로 25 내지 35° 경사진상태에서 실시하며, 상기 제2포켓이온주입은 우측으로 25 내지 35° 경사진상태에서 실시하는 것을 특징으로 하는 반도체 소자의제조방법The semiconductor of claim 1, wherein the first pocket ion implantation is performed in a state inclined 25 to 35 ° to the left side, and the second pocket ion implantation is performed in a state inclined 25 to 35 ° to the right side. Device manufacturing method
제1항에 있어서, 상기 제1산화막스페이서의 사이드월두께는 0.2내지 03㎛이며, 상기 제2산화막스페이서의 사이드월두께는 0.1내지 0.2㎛인 것을 특징으로 하는 반도체 소자의 제조방법The method of manufacturing a semiconductor device according to claim 1, wherein the sidewall thickness of the first oxide spacer is 0.2 to 03 µm and the sidewall thickness of the second oxide spacer is 0.1 to 0.2 µm.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.