KR100252904B1 - Method for forming oxide film of semiconductor device - Google Patents

Method for forming oxide film of semiconductor device Download PDF

Info

Publication number
KR100252904B1
KR100252904B1 KR1019970060060A KR19970060060A KR100252904B1 KR 100252904 B1 KR100252904 B1 KR 100252904B1 KR 1019970060060 A KR1019970060060 A KR 1019970060060A KR 19970060060 A KR19970060060 A KR 19970060060A KR 100252904 B1 KR100252904 B1 KR 100252904B1
Authority
KR
South Korea
Prior art keywords
layer
oxide film
gate oxide
forming
insulating film
Prior art date
Application number
KR1019970060060A
Other languages
Korean (ko)
Other versions
KR19990039835A (en
Inventor
이용희
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970060060A priority Critical patent/KR100252904B1/en
Publication of KR19990039835A publication Critical patent/KR19990039835A/en
Application granted granted Critical
Publication of KR100252904B1 publication Critical patent/KR100252904B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A method for forming an oxide layer of a semiconductor device is provided to improve operation reliability of the device in the case where different operation voltages are used for cell and peripheral regions. CONSTITUTION: In the method, a buffer oxide layer and a nitride layer are formed on a semiconductor substrate(21), and the nitride layer is selectively removed to expose a portion of the buffer oxide layer. Next, a shallow trench is formed at the exposed buffer oxide layer and a contiguous portion of the substrate(21), and then the first gate oxide layer(24) is formed in the trench. After that, the nitride layer and the buffer oxide layer are removed, and the second gate oxide layer(25) is formed on the substrate(21). Thus the second gate oxide layer(25) is thinner than the first gate oxide layer(24). Thereafter, gate electrodes, each having a polysilicon layer(26), a tungsten silicide layer(27) and a cap nitride layer(28), are respectively formed on the first and second gate oxide layers(24,25).

Description

반도체 소자의 산화막 형성방법Oxide film formation method of semiconductor device

본 발명은 반도체 소자에 대한 것으로 특히, 한 칩내에 형성된 소자에 서로다른 동작전압을 인가하여 동작시킬 때 소자의동작 신뢰성을 개선하기에 적당한 반도체 소자의 산화막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of forming an oxide film of a semiconductor device suitable for improving operation reliability of a device when operating by applying different operating voltages to a device formed in one chip.

첨부 도면을 참조하여 종래 반도체 소자에 대하여 설명하면 다음과 같다.Hereinafter, a semiconductor device will be described with reference to the accompanying drawings.

도 1은 종래 반도체 소자를 나타낸 구조단면도이고, 도 2a내지 2c는 종래 반도체 소자의 산화막 형성방법을 나타낸 공정단면도이다.1 is a structural cross-sectional view showing a conventional semiconductor device, Figures 2a to 2c is a process cross-sectional view showing a method of forming an oxide film of a conventional semiconductor device.

종래 반도체 소자는 도 1에 도시한 바와 같이 한 칩(chip)내의 셀영역과 페리영역에 각각 반도체 소자가 형성되어 있는 것으로 반도체 기판(1)상에 같은 두께를 갖는 게이트산화막(2a)과 폴리게이트층(3a)과 텅스텐실리사이드층(4)과 캡질화막(5a)이 차례대로 적층되어 있다. 그리고 게이트산화막(2a)과 폴리게이트층(3a)과 텅스텐실리사이드층(4)과 캡질화막(5a)의 양측면을 따라서 측벽스페이서(7)가 형성되어 있다. 그리고 상기 측벽스페이서(7)의 하부를 포함한 반도체 기판(1)의 표면내에 저농도 소오스/드레인 영역(6)이 형성되어 있다. 그리고 상기 게이트산화막(2a)과 폴리게이트층(3a)과 텅스텐실리사이드층(4)과 캡질화막(5a)과 측벽스페이서(7)양측의 반도체 기판(1)내에 상기 저농도 소오스/드레인 영역(6)보다 깊은 깊이를 갖고 고농도 소오스/드레인 영역이 형성되어 있다.In the conventional semiconductor device, as shown in FIG. 1, semiconductor devices are formed in cell regions and ferry regions in a chip, respectively. The gate oxide film 2a and the polygate having the same thickness on the semiconductor substrate 1 are formed. The layer 3a, the tungsten silicide layer 4, and the cap nitride film 5a are laminated in this order. The sidewall spacers 7 are formed along both sides of the gate oxide film 2a, the polygate layer 3a, the tungsten silicide layer 4, and the cap nitride film 5a. A low concentration source / drain region 6 is formed in the surface of the semiconductor substrate 1 including the lower portion of the sidewall spacers 7. And the low concentration source / drain regions 6 in the semiconductor substrate 1 on both sides of the gate oxide film 2a, the polygate layer 3a, the tungsten silicide layer 4, the cap nitride film 5a, and the sidewall spacers 7. Deeper sources and deeper source / drain regions are formed.

상기와 같이 같은 두께의 게이트산화막을 갖는 종래 반도체 소자의 제조방법은 도 2a에 도시한 바와 같이 반도체 기판(1)상에 산화막(2)과 폴리실리콘층(3)과 텅스텐실리사이드층(4)과 질화막(5)을 차례대로 증착한다. 이때 폴리실리콘층(3)은 도핑되어 있다.A conventional method of manufacturing a semiconductor device having a gate oxide film having the same thickness as described above includes an oxide film 2, a polysilicon layer 3, a tungsten silicide layer 4, and a semiconductor film 1 on a semiconductor substrate 1 as shown in FIG. The nitride film 5 is deposited in sequence. At this time, the polysilicon layer 3 is doped.

다음에 도 2b에 도시한 바와 같이 감광막(도면에는 도시되지 않았음)을 도포한 후 게이트형성 마스크를 사용하여 감광막을 선택적으로 패터닝한다. 이후에 패터닝된 감광막을 마스크로 이용하여 산화막(2)과 폴리실리콘층(3)과 텅스텐실리사이드층(4)과 질화막(5)을 차례대로 이방성 식각하여 게이트산화막(2a)과 폴리게이트층(3a)과 텅스텐실리사이드층(4)과 캡질화막(5a)을 형성한다. 그리고 감광막을 제거한다. 이때 셀영역과 페리영역에 갖은 두께를 갖는 게이트산화막(2a)이 형성된다.Next, as shown in FIG. 2B, a photoresist film (not shown) is applied, and then the photoresist film is selectively patterned using a gate forming mask. Thereafter, using the patterned photoresist as a mask, the oxide film 2, the polysilicon layer 3, the tungsten silicide layer 4, and the nitride film 5 are anisotropically etched in this order to form the gate oxide film 2a and the polygate layer 3a. ), A tungsten silicide layer 4 and a cap nitride film 5a are formed. Then remove the photoresist. At this time, a gate oxide film 2a having a thickness in the cell region and the ferry region is formed.

도 2c에 도시한 바와 같이 상기 게이트산화막(2a)과 폴리게이트층(3a)과 텅스텐실리사이드층(4)과 캡질화막(5a)의 양측 반도체기판(1)의 표면내에 저농도 불순물이온을 주입하여 저농도 소오스/드레인 영역(6)을 형성한다. 그리고 전면에 산화막을 증착한 후 에치백하여 게이트산화막(2a)과 폴리게이트층(3a)과 텅스텐실리사이드층(4)과 캡질화막(5a)의 양측면에 측벽스페이서(7)를 형성한다. 이후에 게이트산화막(2a)과 폴리게이트층(3a)과 텅스텐실리사이드층(4)과 캡질화막(5a)과 측벽스페이서(7)의 양측에 고농도 불순물이온을 상기 저농도 소오스/드레인 영역(6)보다 깊게 주입하여 고농도 소오스/드레인 영역(8)을 형성한다.As shown in FIG. 2C, low concentration impurity ions are injected into the surface of the semiconductor substrate 1 on both sides of the gate oxide film 2a, the polygate layer 3a, the tungsten silicide layer 4, and the cap nitride film 5a. Source / drain regions 6 are formed. An oxide film is deposited on the entire surface and then etched back to form sidewall spacers 7 on both sides of the gate oxide film 2a, the polygate layer 3a, the tungsten silicide layer 4, and the cap nitride film 5a. Subsequently, high concentration impurity ions are formed on both sides of the gate oxide film 2a, the polygate layer 3a, the tungsten silicide layer 4, the cap nitride film 5a, and the sidewall spacers 7 than the low concentration source / drain regions 6. Deeply implanted to form high concentration source / drain regions 8.

상기와 같은 방법을 통하여 한 칩내의 셀영역과 페리영역에 게이트산화막의 두께가 같은 소자를 형성한다.Through the above method, the same thickness of the gate oxide film is formed in the cell region and the ferry region in one chip.

상기와 같은 종래 반도체 소자의 제조방법은 다음과 문제가 있다.The conventional method for manufacturing a semiconductor device as described above has the following problems.

서로다른 동작전압을 갖는 소자에서 예를 들어 특히 페리퍼럴영역에서 고속동작을 하기위해서는 게이트산화막의 두께가 얇아야 한다. 이에따라서 종래의 방법과 같이 페리영역과 셀영역에 얇은 게이트산화막을 형성한다. 그리고 페리영여과 셀영역에 서로다른 동작전압을 사용하여 소자를 동작시키면 셀영역과 페리영역의 게이트산화막의 에지에서의 전계가 서로 다르게 걸린다. 이에따라서 셀영역의 게이트전극의 에지에서의 전계가 증가하여 리프래쉬 타임에 악영향을 미치게된다.In order to operate at high speed in devices having different operating voltages, for example, in the peripheral region, the gate oxide film must be thin. Accordingly, a thin gate oxide film is formed in the ferry region and the cell region as in the conventional method. When the device is operated using different operating voltages in the ferry filtration cell region, the electric fields at the edges of the gate oxide of the cell region and the ferry region are different from each other. As a result, the electric field at the edge of the gate electrode of the cell region increases, which adversely affects the refresh time.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 한 칩내에 형성된 소자에 서로다른 동작전압을 인가하여 동작시킬 때 소자가 동작신뢰성을 높일 수 있는 반도체 소자의 산화막 형성방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and in particular, to provide a method for forming an oxide film of a semiconductor device that can improve the operation reliability of the device when operating by applying different operating voltage to the device formed in one chip. The purpose is.

도 1은 종래 반도체 소자를 나타낸 구조단면도1 is a structural cross-sectional view showing a conventional semiconductor device

도 2a내지 2c는 종래 반도체 소자의 산화막 형성방법을 나타낸 공정단면도2A to 2C are cross-sectional views illustrating a method of forming an oxide film of a conventional semiconductor device.

도 3은 본 발명에 따라 형성한 반도체 소자의 구조단면도3 is a structural cross-sectional view of a semiconductor device formed in accordance with the present invention.

도 4a내지 4e는 본 발명 반도체 소자의 산화막 형성방법을 나타낸 공정단면도4A to 4E are cross-sectional views illustrating a method of forming an oxide film of a semiconductor device according to the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21: 반도체 기판 22: 버퍼산화막21: semiconductor substrate 22: buffer oxide film

23: 질화막 24: 제 1 게이트산화막23: nitride film 24: first gate oxide film

25: 제 2 게이트산화막 26: 폴리게이트층25 second gate oxide layer 26 polygate layer

27: 텅스텐실리사이드층 28: 캡질화막층27: tungsten silicide layer 28: cap nitride film layer

29: 저농도 소오스/드레인 영역 30: 측벽스페이서29: low concentration source / drain region 30: sidewall spacer

31: 고농도 소오스/드레인 영역31: High concentration source / drain area

상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 산화막 형성방법은 기판에 제 1 절연막과 제 2 절연막을 형성하는 공정과, 상기 기판의 상기 제 1 절연막이 일부 드러나도록 제 2 절연막을 선택적으로 제거하는 공정과, 상기 드러난 제 1 절연막과 상기 기판에 얇은 트랜치를 형성하는 공정과, 상기 제 2 절연막을 마스크로 트랜치에 제 1 게이트절연막을 형성하는 공정과, 상기 제 1, 제 2 절연막을 제거하는 공정과, 상기 기판에 상기 제 1 게이트절연막보다 얇은 두께를 갖는 제 2 게이트절연막을 형성하는 공정과, 상기 제 1 게이트절연막과 제 2 게이트 절연막상에 각각 게이트전극을 형성하는 공정과, 상기 게이트전극양측의 상기 기판에 불순물영역을 형성하는 공정을 포함함을 특징으로 한다.The oxide film forming method of the semiconductor device of the present invention for achieving the above object is a step of forming a first insulating film and a second insulating film on the substrate, and selectively removing the second insulating film so that the first insulating film of the substrate is partially exposed Forming a thin trench in the exposed first insulating film and the substrate; forming a first gate insulating film in the trench using the second insulating film as a mask; and removing the first and second insulating films. Forming a second gate insulating film having a thickness thinner than the first gate insulating film on the substrate, forming a gate electrode on the first gate insulating film and the second gate insulating film, respectively; And forming an impurity region in the substrate on both sides.

첨부 도면을 참조하여 본 발명 반도체 소자의 산화막 형성방법에 대하여 설명하면 다음과 같다.The oxide film forming method of the semiconductor device of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따라 형성한 반도체 소자의 구조단면도이고, 도 4a내지 4e는 본 발명 반도체 소자의 산화막 형성방법을 나타낸 공정단면도이다.3 is a structural cross-sectional view of a semiconductor device formed according to the present invention, and FIGS. 4A to 4E are process cross-sectional views showing an oxide film forming method of the semiconductor device of the present invention.

본 발명에 따라 형성한 반도체 소자는 도 3에 도시한 바와 같이 반도체 기판(21)에 두께가 다른 게이트산화막을 구비한 소자가 형성되어 있다. 즉, 반도체 기판(21)의 일영역에 반도체 기판(21)의 표면이 더 식각된 부분에 제 1 게이트산화막(24)이 형성되어 있고, 제 1 게이트산화막(24)상에 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)이 차례로 적층되어 있다. 그리고 제 1 게이트산화막(24)과 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)의 양측면에 측벽스페이서(30)가 형성되어 있다.In the semiconductor device formed in accordance with the present invention, as shown in FIG. 3, a device having a gate oxide film having a different thickness is formed on the semiconductor substrate 21. That is, the first gate oxide film 24 is formed in a portion where the surface of the semiconductor substrate 21 is more etched in one region of the semiconductor substrate 21, and the polygate layer 26 is formed on the first gate oxide film 24. ), A tungsten silicide layer 27, and a cap nitride film layer 28 are stacked in this order. The sidewall spacers 30 are formed on both sides of the first gate oxide film 24, the polygate layer 26, the tungsten silicide layer 27, and the cap nitride layer 28.

그리고 반도체 기판(21)의 다른 영역상에 상기 제 1 게이트산화막(24)보다 얇은 두께를 갖도록 제 2 게이트산화막(25)이 형성되어 있다. 그리고 제 2 게이트산화막(25)상에 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)이 차례로 적층되어 있다. 그리고 상기 제 2 게이트산화막(25)과 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)의 양측면에 측벽스페이서(30)가 형성되어 있다. 그리고 상기 측벽스페이서(30)의 하부를 포함한 드러난 반도체 기판(21)의 표면내에 저농도 소오스/드레인 영역(29)이 형성되어 있다. 그리고 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)과 측벽스페이서(30)의 양측 반도체 기판(21)에 상기 저농도 소오스/드레인 영역(29)보다 깊은 깊이를 갖는 고농도 소오스/드레인 영역(31)이 형성되어 있다.The second gate oxide film 25 is formed on another region of the semiconductor substrate 21 to have a thickness thinner than that of the first gate oxide film 24. Then, the polygate layer 26, the tungsten silicide layer 27, and the cap nitride layer 28 are sequentially stacked on the second gate oxide film 25. Sidewall spacers 30 are formed on both sides of the second gate oxide layer 25, the polygate layer 26, the tungsten silicide layer 27, and the cap nitride layer 28. A low concentration source / drain region 29 is formed in the surface of the exposed semiconductor substrate 21 including the lower portion of the sidewall spacer 30. In addition, a high concentration having a depth deeper than that of the low concentration source / drain region 29 in both the semiconductor substrate 21 of the polygate layer 26, the tungsten silicide layer 27, the cap nitride layer 28, and the sidewall spacer 30. The source / drain regions 31 are formed.

상기와 같은 구성을 갖는 본 발명 반도체 소자의 산화막 형성방법은 도 4a에 도시한 바와 같이 반도체 기판(21)에 버퍼산화막(22)과 질화막(23)을 증착한다. 그리고 질화막(23)상에 감광막(도면에는 도시되지 않았음)을 도포한다. 이후에 감광막을 노광 및 현상공정으로 소정부분 패터닝한다. 패터닝된 감광막을 마스크로 이용하여 질화막(23)을 이방성 식각한다. 그리고 감광막을 제거한다.In the method of forming an oxide film of the semiconductor device of the present invention having the above configuration, the buffer oxide film 22 and the nitride film 23 are deposited on the semiconductor substrate 21 as shown in FIG. 4A. Then, a photosensitive film (not shown) is applied onto the nitride film 23. Thereafter, the photoresist is patterned by a predetermined portion in an exposure and development process. The nitride film 23 is anisotropically etched using the patterned photoresist as a mask. Then remove the photoresist.

도 4b에 도시한 바와 같이 상기 식각된 질화막(23)을 마스크로 이용하여 드러난 버퍼산화막(22)과 반도체 기판(21)에 얇은 트랜치를 형성한다. 그리고 열산화공정으로 트랜치가 형성된 반도체 기판(21)에 제 1 게이트산화막(24)을 형성한다. 이와 같이 질화막(23)을 마스크로 이용하여 열산화하므로써 선택적으로 제 1 게이트산화막(24)을 형성할 수 있다.As shown in FIG. 4B, a thin trench is formed in the exposed buffer oxide film 22 and the semiconductor substrate 21 using the etched nitride film 23 as a mask. The first gate oxide layer 24 is formed on the semiconductor substrate 21 having the trench formed by the thermal oxidation process. In this way, the first gate oxide film 24 can be selectively formed by thermal oxidation using the nitride film 23 as a mask.

도 4c에 도시한 바와 같이 상기 질화막(23)을 인산에 담가 제거하고, 또한 버퍼산화막(22)도 제거하여 반도체 기판(21)과 제 1 게이트산화막(24)만 드러나도록 한다. 이때 제 1 게이트산화막(24)과 반도체 기판(21)은 평평한 표면을 나타낸다.As shown in FIG. 4C, the nitride film 23 is immersed in phosphoric acid, and the buffer oxide film 22 is also removed to expose only the semiconductor substrate 21 and the first gate oxide film 24. At this time, the first gate oxide film 24 and the semiconductor substrate 21 exhibit a flat surface.

도 4d에 도시한 바와 같이 상기 제 1 게이트산화막(24)과 반도체 기판(21)에 열산화공정으로 제 2 게이트산화막(25)을 형성한다. 이와 같이 제 2 게이트산화막(25)은 반도체 기판(21)위의 물질을 모두제거한 후에 열산화하여 형성하기 때문에 질좋은 제 2 게이트산화막(25)을 형성할 수 있다.As shown in FIG. 4D, the second gate oxide film 25 is formed on the first gate oxide film 24 and the semiconductor substrate 21 by a thermal oxidation process. As such, since the second gate oxide film 25 is formed by removing the material on the semiconductor substrate 21 and thermally oxidizing the second gate oxide film 25, a good second gate oxide film 25 may be formed.

도 4e에 도시한 바와 같이 상기 제 1 게이트산화막(25)상에 폴리실리콘층과 텅스텐실리사이드층과 질화막을 증착한 후 게이트 형성마스크를 이용한 사진식각공정으로 질화막과 텅스텐실리사이드층과 폴리실리콘층을 차례대로 이방성식각하여 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)을 형성한다. 이때 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)은 제 1 게이트산화막(24)과 제 2 게이트산화막(25)의 상측에 각각 형성되도록 한다. 다음에 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)의 양측 반도체 기판(21)에 저농도 불순물이온을 주입하여 저농도 소오스/드레인 영역(29)을 형성한다. 그리고 전면에산화막을 증착한 후 에치백하여 제 1, 제 2 게이트산화막(24,25) 및 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)의 양측면에 측벽스페이서(30)를 형성한다. 그리고 제 1, 제 2 게이트산화막(24,25) 및 폴리게이트층(26)과 텅스텐실리사이드층(27)과 캡질화막층(28)과 측벽스페이서(30)의 양측에 상기 저농도 소오스/드레인 영역(29)보다 깊게 고농도 불순물 이온을 주입하여 고농도 소오스/드레인 영역(31)을 형성한다.As shown in FIG. 4E, a polysilicon layer, a tungsten silicide layer, and a nitride film are deposited on the first gate oxide film 25, and the nitride film, tungsten silicide layer, and polysilicon layer are sequentially formed by a photolithography process using a gate forming mask. Anisotropic etching is performed to form the polygate layer 26, the tungsten silicide layer 27, and the cap nitride layer 28. In this case, the polygate layer 26, the tungsten silicide layer 27, and the cap nitride layer 28 are formed on the first gate oxide layer 24 and the second gate oxide layer 25, respectively. Next, low concentration impurity ions are implanted into both semiconductor substrates 21 of the polygate layer 26, the tungsten silicide layer 27, and the cap nitride layer 28 to form a low concentration source / drain region 29. After the oxide film is deposited on the entire surface, it is etched back to form sidewall spacers on both sides of the first and second gate oxide films 24 and 25, the polygate layer 26, the tungsten silicide layer 27, and the cap nitride layer 28. 30). The low concentration source / drain regions may be formed on both sides of the first and second gate oxide layers 24 and 25, the polygate layer 26, the tungsten silicide layer 27, the cap nitride layer 28, and the sidewall spacer 30. High concentration impurity ions are implanted deeper than 29 to form a high concentration source / drain region 31.

상기와 같은 방법으로 한 칩내에 서로 다른 두께를 갖는 게이트산화막을 구비한 소자를 형성하여 서로다른 동작전압에서도 안정된 동작을 할 수 있는 소자를 형성할 수 있다. 이때 두꺼운 제 1 게이트산화막(24)이 형성된 소자는 소자의 렌션(Rention) 시간을 유지하는데 용이하고, 얇은 제 2 게이트산화막(25)이 형성된 소자는 구동전류의 증가와 쇼채널효과롤 감소시키기에 유리하다.As described above, a device having a gate oxide film having a different thickness in one chip may be formed to form a device capable of stable operation even at different operating voltages. In this case, the device having the thick first gate oxide film 24 is easy to maintain the rental time of the device, and the device having the thin second gate oxide film 25 is capable of increasing the driving current and reducing the show channel effect. It is advantageous.

상기와 같은 본 발명 반도체 소자의 산화막 형성방법은 다음과 같은 효과가 있다.The oxide film forming method of the semiconductor device of the present invention as described above has the following effects.

한 칩내에 서로 다른 두께를 갖는 게이트산화막을 형성하므로써 서로다른 동작전압으로 동작하는 소자의 동작 신뢰성을 높일 수 있다.By forming gate oxide films having different thicknesses in one chip, operation reliability of devices operating at different operating voltages can be improved.

Claims (3)

기판에 제 1 절연막과 제 2 절연막을 형성하는 공정과,Forming a first insulating film and a second insulating film on the substrate; 상기 기판의 상기 제 1 절연막이 일부 드러나도록 제 2 절연막을 선택적으로 제거하는 공정과,Selectively removing the second insulating film to partially expose the first insulating film of the substrate; 상기 드러난 제 1 절연막과 상기 기판에 얇은 트랜치를 형성하는 공정과,Forming a thin trench in the exposed first insulating film and the substrate; 상기 제 2 절연막을 마스크로 트랜치에 제 1 게이트절연막을 형성하는 공정과,Forming a first gate insulating film in the trench using the second insulating film as a mask; 상기 제 1, 제 2 절연막을 제거하는 공정과,Removing the first and second insulating films, 상기 기판에 상기 제 1 게이트절연막보다 얇은 두께를 갖는 제 2 게이트절연막을 형성하는 공정과,Forming a second gate insulating film having a thickness thinner than the first gate insulating film on the substrate; 상기 제 1 게이트절연막과 제 2 게이트 절연막상에 각각 게이트전극을 형성하는 공정과,Forming a gate electrode on the first gate insulating film and the second gate insulating film, respectively; 상기 게이트전극양측의 상기 기판에 불순물영역을 형성하는 공정을 포함함을 특징으로 하는 반도체 소자의 산화막 형성방법.And forming an impurity region in the substrate on both sides of the gate electrode. 제 1 항에 있어서, 상기 제 2 절연막은 질화막인 것을 특징으로 하는 반도체 소자의 산화막 형성방법.The method of forming an oxide film of a semiconductor device according to claim 1, wherein said second insulating film is a nitride film. 제 1 항에 있어서, 상기 제 1, 제 2 게이트절연막은 열산화공정으로 형성함을 특징으로 하는 반도체 소자의 산화막 형성방법.The method of claim 1, wherein the first and second gate insulating layers are formed by a thermal oxidation process.
KR1019970060060A 1997-11-14 1997-11-14 Method for forming oxide film of semiconductor device KR100252904B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060060A KR100252904B1 (en) 1997-11-14 1997-11-14 Method for forming oxide film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060060A KR100252904B1 (en) 1997-11-14 1997-11-14 Method for forming oxide film of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990039835A KR19990039835A (en) 1999-06-05
KR100252904B1 true KR100252904B1 (en) 2000-04-15

Family

ID=19524749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060060A KR100252904B1 (en) 1997-11-14 1997-11-14 Method for forming oxide film of semiconductor device

Country Status (1)

Country Link
KR (1) KR100252904B1 (en)

Also Published As

Publication number Publication date
KR19990039835A (en) 1999-06-05

Similar Documents

Publication Publication Date Title
KR0159075B1 (en) Trench dmos device and a method of fabricating the same
KR980006510A (en) Manufacturing Method of Semiconductor Device
KR0183785B1 (en) Method of manufacturing mos transistor
KR100252904B1 (en) Method for forming oxide film of semiconductor device
KR970004079A (en) Semiconductor device and manufacturing method
KR100215891B1 (en) Coding method of mask rom
JPH0945790A (en) Manufacture of cmos semiconductor device
KR100412143B1 (en) Method of manufacturing semiconductor device applying a triple gate oxide
KR960019768A (en) Transistor Manufacturing Method
KR100280537B1 (en) Semiconductor device manufacturing method
KR0172044B1 (en) Method of fabricating a semiconductor device
KR100261166B1 (en) Method for fabricating semiconductor device
KR100311502B1 (en) Method for manufacturing semiconductor device the same
KR100317311B1 (en) Semiconductor device and method for manufacturing the same
KR100209719B1 (en) Manufacture of semiconductor device
KR960002691A (en) Semiconductor device and manufacturing method
KR960015955A (en) Manufacturing method of semiconductor device
KR0122756B1 (en) Manufacturing method of mask rom
KR100239452B1 (en) Method for manufacturing semiconductor device
JP3146554B2 (en) Element isolation method
KR20030049352A (en) Method of manufacturing a semiconductor device
KR20010005300A (en) Forming method for non-symmetrical transistor of semiconductor device
KR960005998A (en) Semiconductor device and manufacturing method
KR20050014226A (en) A method for forming a transistor of a semiconductor device
JPH1187486A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee