KR960035850A - 반도체집적회로장치의 제조방법 - Google Patents
반도체집적회로장치의 제조방법 Download PDFInfo
- Publication number
- KR960035850A KR960035850A KR1019960006818A KR19960006818A KR960035850A KR 960035850 A KR960035850 A KR 960035850A KR 1019960006818 A KR1019960006818 A KR 1019960006818A KR 19960006818 A KR19960006818 A KR 19960006818A KR 960035850 A KR960035850 A KR 960035850A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- distance
- main surface
- semiconductor wafer
- black
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
반도체 집적회로장치의 제조방법으로서, 반도체 웨이퍼의 축소투영 노출장치에 있어서의 노출량 및 초점위치를 정량적으로 측정해서 최적으로 관리하기 위해서, 각부가 대향하는 1쌍의 제거패턴 및 1쌍의 남김 패턴을 반도체 웨이퍼의 단차의 상부 및 단차의 바닥부의 각각에 형성하고, 단차의 상부의 남김패턴의 각부의 거리HA 및 제거패터의 각부의 거리HB와 단차의 바닥부의 남김패턴의 각부의 거리 LA 및 제거패턴의 각부의 거리LB를 측정하고, HA+LA-HB-LB의 값에 의해 노출량이 최적인지 아닌지를 정량적으로 판정하고, HA+HB-LA-LB의 값에 의해 초점위치가 최적인지 아닌지를 선형으로 정량적으로 판정하도록 하였다.
이렇게 하는 것에 의해, 반도체 웨이퍼의 축소투영노출에 있어서의 노출량을 재현성 좋게 정량적으로 최적으로 관리하는 것이 가능하고, 반도체 웨이퍼의 축소투영노출에 있어서의 초점위치의 경사를 정량적으로 최적으로 관리하는 것이 가능하게 된다는 등의 효과가 얻어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도(a) 및 제1도(b)는 본 발명의 반도체 집적회장치의 제조방법에 사용되는 노출조건검정패턴의 원리를 설명하는 평면도 및 단면도.
Claims (24)
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리와의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 상기 검정 패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리와 상기 관리값을 비교하는 것에 의해서 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 제1항에 있어서, 상기노출조건은 노출량, 초점위치 및 초점위치의 경사중의 적어도 1개로 이루어지는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 제품패턴의 전사영역의 높이를 사이에 두고 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리와의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 상기 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리와 상기 관리값을 비교하는 것에 의해서 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리와의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차 및 위치맞춤패터을 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 있어서의 상기 위치맞춤패턴의 근방 또는 내부에 각부가 대향한 여러개의 상기 검정패턴을 전사하고 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리와 상기 관리값을 비교하는 것에 의해서 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하고, 상기 위치맞춤패턴과 상기 검정패턴의 위치관계에서 상기 제품패턴의 위치맞춤정밀도를 평가하는 스텝을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리와의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차 및 콘택트홀패턴을 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 있어서의 상기 콘택트홀패턴상에 각부가 대향한 여러개의 상기 검정패턴을 전사하고. 싱ㄱ; 감장패턴의 상기 각부사이의 거리를 측정하고 상기 거리와 상기 관리값을 비교하는 것에 의해 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리와의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 상기 검정 패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 거리와 상기 관리값을 비교하는 것에 의해 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하고 상기 검정패턴은 상기 단차상에 전사되고 각부가 대향한 제1남김패턴 및 각부가 대향한 제1제거패턴과 상기 단차의 바닥부에 전사되고 각부가 대향한 제2남김패턴 및 각부가 대향한 제2제거패턴으로 이루어지고, 상기 제1남김패턴의 상기 각부의 거리HA 및 상기 제1제거패턴의 상기 각부의 거리HB와 상기 제2남김패턴의 상기 각부의 거리 LA및 상기 제2제거패턴의 상기 각부의 거리LB를 측정하고, (HA+LA-HB-LB)의 값을 노출량에 관한 상기 관리값으로서 사용하고,(HA+HB-LA-LB)의 값을 초점위치에 관한 상기 관리값으로서 사용하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리와 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 상기 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 거리와 상기 관리값을 비교하는 것에 의해 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하고 상기 검정패턴은 상기 단차상에 형성되고, 4개의 각부가 일직선상에 대향하도록 서로가 역방향으로 배치된 1쌍의 제1 V자형 제거패턴과 상기 단차의 바닥부에 형성되고, 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1개의 제2 V자형 제거패턴으로 이루어지고, 상기 제1 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부의 거리HA와 내측의 2개의 상기 각부의 거리HB를 측정하고, 상기 제2 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부의거리 LA와 내측의 2개의 상기 각부의 거리 LB를 측정하고, (HA-HB)의 값 또는 (LA-LB)의 값을 노출량의 상기 관리값으로서 사용하고, (HA+HB)-(LA+LB)의 값을 초점위치의 관한 상기 관리값으로서 사용하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 상기 검정 패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 거리와 상기 관리값을 비교하는 것에 의해 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하고 상기 검정패턴은 상기 단차상에 형성되고, 4개의 각부가 일직선상에 대향하도록 서로가 역방향으로 배치된 1개의 제1 V자형 남김패턴과 상기 단차의 바닥부에 형성되고, 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1개의 제2 V자형 남김패턴으로 이루어지고, 상기 제1 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부의 거리HA와 내측의 2개의 상기 각부의 거리HB를 측정하고, 상기 제2 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부의 거리 LA와 내측의 2개의 상기 각부의 거리 LB를 측정하고, (HA-HB)의 값 또는 (LA-LB)의 값을 노출량의 상기 관리값으로서 사용하고, (HA+HB)-(LA+LB)의 값을 초점위치에 관한 상기 관리값으로서 사용하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리와의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 상기 검정 패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 거리와 상기 관리값을 비교하는 것에 의해 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하고 상기 검정패턴은 상기 단차상에 형성되고, 4개의 각부가 일직선상에 대향하도록 서로가 역방향으로 배치된 1개의 제1 V자형 제거패턴과 상기 단차의 바닥부에 형성되고, 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제2 V자형 제거패턴으로 이루어지고, 상기 제1 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리 H1을 측정하고, 상기 제2 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리L1을 측정하고, (H1-L1)의 값을 초점위치의 상기 관리값으로서 사용하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 제1반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 평가결과와 상기 거리와의 상관관계에 따라서 상기 거리의 관리값을 결정하는 스텝과 제2반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 상기 검정 패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고, 상기 거리와 상기 관리값을 비교하는 것에 의해 상기 제2반도체 웨이퍼의 주면에 상기 검정패턴과 함께 전사된 제품패턴의 노출조건을 검정하여 제어하는 스텝을 포함하고 상기 검정패턴은 상기 단차의 상부에 형성되고, 4개의 각부가 일직선상으로대향하도록 서로가 역방향으로 배치된 1쌍의 제1 V자형 남김 패턴과 상기 단차의 바닥부에 형성되고 4개의 각부가 일직선상으로 대향하도록 서로 역방향으로 배치된 1쌍의 제2 V자형 남김패턴으로 이루어지고, 상기 제1 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리H1을 측정하고, 상기 제2 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리L1을 측정하고, (H1-L1)의 값을 초점위치의 상기 관리값으로서 사용하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리에 따라서 노출량 및 초점위치중의 적어도 한쪽을 구하는 것에 의해, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품 패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 여러개의 단차를 형성하고, 개개의 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리에 따라서 노출량, 초점위치 및 초점위치의 경사중의 적어도 1개를 구하는 것에 의해, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품 패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 제품 패턴의 전사영역의 높이를 사이에 두고 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리에 따라서 노출량 및 초점위치중의 적어도 한쪽을 구하는 것에 의해, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 상기 제품패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차 및 위치맞춤패턴을 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 있어서의 상기 위치맞춤패턴의 근방 또는 내부에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리에 따라서 노출량 및 초점위치중의 적어도 한쪽을 구하는 것에 의해, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 노출조건을 평가하고, 상기 위치맞춤패턴과 상기 검정패턴의 위치관계로부터 상기 제품패턴의 위치맞춤정밀도를 평가하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차 및 콘택트홀패턴을 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각의 상기 콘택트홀패턴상에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴의 상기 각부사이의 거리를 측정하고 상기 거리에 따라서 노출량 및 초점위치중의 적어도 한쪽을 구하는 것에 의해, 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 각부가 대향한 여러개의 검정패턴을 전사하고, 상기 검정패턴은 상기 단차상에 전사되고 각부가 대향한 제1남김패턴 및 각부가 대향한 제1제거패턴과 상기 단차의 바닥부에 전사되고 각부가 대향한 제2남김패턴 및 각부가 대향한 제2제거패턴으로 이루어지고, 상기 제1남김패턴의 상기 각부의 거리HA 및 상기 제1제거패턴의 상기 각부의 거리HB와 상기 제2남김패턴의 상기 각부의 거리 LA및 상기 제2제거패턴의 상기 각부의 거리LB를 측정하고, (HA+LA-HB-LB)의 값에 따라서 노출량을 구하고, (HA+HB-LA-LB)의 값에 따라서 초점위치를 구하는 것에 의해 상기 검정패턴과 동시에 반도체 웨이퍼의 주면에 전사된 제품패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 여러개의 검정패턴을 전사하고, 상기 검정패턴은 상기 단차의 상부에 형성되고 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제1 V자형 제거패턴과 상기 단차의 바닥부에 형성되고, 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제2 V자형 제거패턴으로 이루어지고, 상기 제1 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부의 거리HA와 내측의 2개의 상기 각부의 거리HB를 측정하고, 상기 제2 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부의 거리 LA와 내측의 2개의 상기 각부의 거리 LB를 측정하고, (HA-HB)의 값 또는 (LA-LB)의 값에 따라서 노출량을 구하고,(HA+HB)-(LA+LB)의 값에 따라서 초점위치를 구하는 것에 의해 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 여러개의 검정패턴을 전사하고, 상기 검정패턴은 상기 단차의 상부에 형성되고 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제1 V자형 남김패턴과 상기 단차의 바닥부에 형성되고, 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제2 V자형 남김패턴으로 이루어지고, 상기 제1 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부의 거리HA와 내측의 2개의 상기 각부의 거리HB를 측정하고, 상기 제2 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부의 거리 LA와 내측의 2개의 상기 각부의 거리 LB를 측정하고, (HA-HB)의 값 또는 (LA-LB)의 값에 따라서 노출량을 구하고,(HA+HB)-(LA+LB)의 값에 따라서 초점위치를 구하는 것에 의해 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 여러개의 검정패턴을 전사하고, 상기 검정패턴은 상기 단차의 상부에 형성되고 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제1 V자형 제거패턴과 상기 단차의 바닥부에 형성되고, 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제2 V자형 제거패턴으로 이루어지고, 상기 제1 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리H1을 측정하고, 상기 제2 V자형 제거패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리L1을 측정하고, (H1-L1)의 값에 따라서 초점위치를 구하는 것에 의해 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- 반도체 웨이퍼의 주면에 축소투영노출장치를 사용하여 패턴을 전사하는 반도체집적회로장치의 제조방법으로서, 상기 반도체 웨이퍼의 주면에 상기 축소투영노출장치의 광축방향에 있어서의 높이가 다른 단차를 형성하고, 상기 단차의 상부 및 상기 단차의 바닥부의 각각에 여러개의 검정패턴을 전사하고, 상기 검정패턴은 상기 단차의 상부에 형성되고 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제1 V자형 남김패턴과 상기 단차의 바닥부에 형성되고, 4개의 각부가 일직선상으로 대향하도록 서로가 역방향으로 배치된 1쌍의 제2 V자형 남김패턴으로 이루어지고, 상기 제1 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리H1을 측정하고, 상기 제2 V자형 남김패턴의 4개의 각부중 외측의 2개의 상기 각부와 내측의 2개의 상기 각부의 중간점의 거리L1을 측정하고, (H1-L1)의 값에 따라서 초점위치를 구하는 것에 의해 상기 검정패턴과 동시에 상기 반도체 웨이퍼의 주면에 전사된 제품패턴의 노출조건을 평가하는 것을 특징으로 하는 반도체집적회로장치의 제조방법.
- (a)마스크상의 회로패턴을 축소투영노출장치에 의해 반도체집적회로 웨이퍼의 주면상에 자외선 노출 전사할 때에 적어도 제1 및 제2 도형 또는 도형군으로 이루어지는 노출조건 검사용의 검사패턴을 상기 제1 및 제2 도형 또는 도형군이 상기 웨이퍼의 상기 주면에 수직인 방향의 높이가 다른 주표면의 상기 제1 및 제2 영역에 전사하는 공정, (b)상기 공정에서 상기 웨이퍼상의 상기 제1 및 제2 영역에 전사된 레지스트 또는 그밖의 박막으로 이루어지는 상기 검사패턴에 의해 원하는 노출특성을 모니터하는 공정 및 (c)상기 공정에서 모니터한 결과에 따라서 후속하는 웨이퍼에 상기 노출전사의 처리를 실시할 때 또는 상기 동일 웨이퍼를 재처리할 때의 노출조건을 조정하는 공정으로 이루어지는 반도체집적회로장치의 제조방법.
- 제21항에 있어서, 상기 제1도형 또는 도형군은 상기 제1 영역에 있고, 상기 제2 도형 또는 도형군은 상기 제2 영역에 있는 반도체집적회로장치의 제조방법.
- 제21항 또는 제22항에 있어서, 상기 제1 도형 또는 도형군은 근접해서 대향하는 예각의 한쌍의 정점부분을 갖는 반도체집적회로장치의 제조방법.
- 제21항 ~ 제23항중 어느 한항에 있어서, 상기 제2 도형 또는 도형군은 근접해서 대향하는 예각의 한쌍의 정점부분을 갖는 반도체집적회로장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-060995 | 1995-03-20 | ||
| JP7060995A JPH08264409A (ja) | 1995-03-20 | 1995-03-20 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960035850A true KR960035850A (ko) | 1996-10-28 |
Family
ID=13158532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006818A KR960035850A (ko) | 1995-03-20 | 1996-03-14 | 반도체집적회로장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08264409A (ko) |
| KR (1) | KR960035850A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4658589B2 (ja) | 2004-12-28 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7916284B2 (en) * | 2006-07-18 | 2011-03-29 | Asml Netherlands B.V. | Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method |
| JP5084239B2 (ja) | 2006-12-06 | 2012-11-28 | キヤノン株式会社 | 計測装置、露光装置並びにデバイス製造方法 |
| NL1036647A1 (nl) | 2008-04-16 | 2009-10-19 | Asml Netherlands Bv | A method of measuring a lithographic projection apparatus. |
| JP4962419B2 (ja) * | 2008-06-06 | 2012-06-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP6645157B2 (ja) * | 2015-12-10 | 2020-02-12 | 株式会社ニコン | 基板処理装置 |
-
1995
- 1995-03-20 JP JP7060995A patent/JPH08264409A/ja active Pending
-
1996
- 1996-03-14 KR KR1019960006818A patent/KR960035850A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08264409A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5868560A (en) | Reticle, pattern transferred thereby, and correction method | |
| KR20000006182A (ko) | 물결무늬패턴을사용한오버레이측정법 | |
| KR970002465A (ko) | 중합(registration)정밀도 측정마크, 그 마크의 결함수정방법, 그 마크를 갖는 포토마스크, 그 포토마스크의 제조방법 및 그의 노광방법 | |
| US4433911A (en) | Method of evaluating measure precision of patterns and photomask therefor | |
| US7288848B2 (en) | Overlay mark for measuring and correcting alignment errors | |
| KR0168772B1 (ko) | 포토마스크 및 그를 이용한 반도체 장치 제조 방법 | |
| KR100367500B1 (ko) | 노광 장비의 최적 포커스 확인 방법 | |
| US6022650A (en) | Overlay target for precise positional determination | |
| KR960035850A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH11102061A (ja) | 投影露光用フォトマスクパターン、投影露光用フォトマスク、焦点位置検出方法、焦点位置制御方法および半導体装置の製造方法 | |
| US7754396B2 (en) | Mask with focus measurement pattern and method for measuring focus value in exposure process using the same | |
| US6943458B2 (en) | Semiconductor device and manufacturing method thereof, and registration accuracy measurement enhancement method | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JPH06302492A (ja) | 露光条件検定パターンおよび露光原版ならびにそれらを用いた露光方法 | |
| EP0890983A1 (en) | Measurement pattern set and method for measuring dimension accuracy and overlay accuracy of circuit pattern | |
| US5552251A (en) | Reticle and method for measuring rotation error of reticle by use of the reticle | |
| KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
| US6365302B1 (en) | Pattern for measuring focus of light exposing apparatus and method thereof | |
| KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
| KR100298193B1 (ko) | 웨이퍼의수평정렬을위한레티클 | |
| KR960002287B1 (ko) | 정렬/노광장치의 스텝핑 정밀도 측정방법 | |
| KR0172287B1 (ko) | 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법 | |
| KR100298189B1 (ko) | 미스얼라인측정을위한중첩마크및방법 | |
| KR100375290B1 (ko) | 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치 | |
| KR100197981B1 (ko) | 반도체소자의 마스크 정렬 측정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |