KR100298189B1 - 미스얼라인측정을위한중첩마크및방법 - Google Patents

미스얼라인측정을위한중첩마크및방법 Download PDF

Info

Publication number
KR100298189B1
KR100298189B1 KR1019980022479A KR19980022479A KR100298189B1 KR 100298189 B1 KR100298189 B1 KR 100298189B1 KR 1019980022479 A KR1019980022479 A KR 1019980022479A KR 19980022479 A KR19980022479 A KR 19980022479A KR 100298189 B1 KR100298189 B1 KR 100298189B1
Authority
KR
South Korea
Prior art keywords
pattern
vernier
measuring
size
misalignment
Prior art date
Application number
KR1019980022479A
Other languages
English (en)
Other versions
KR20000001962A (ko
Inventor
윤종태
김영기
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980022479A priority Critical patent/KR100298189B1/ko
Publication of KR20000001962A publication Critical patent/KR20000001962A/ko
Application granted granted Critical
Publication of KR100298189B1 publication Critical patent/KR100298189B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 공정 및 렌즈에 의존성을 적게 갖는 미스얼라인 측정을 위한 측정 마크 및 방법을 제공하고자 하는 것으로, 이를 위해 본 발명의 중첩마크는, 반도체 소자 제조 공정에서 전 공정단계의 패턴과 현 공정단계의 패턴 사이에서 발생되는 미스얼라인을 측정하기 위한 중첩 마크에 있어서, 상기 전 공정 단계에서 형성되며, 제1크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제1라인패턴 및 제1스페이스패턴이 교대로 반복되어 어레이된 모버니어; 및 상기 현 공정 단계에서 상기 모버니어에 중첩되어 형성되며, 상기 제1크기보다 적은 제2크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제2라인패턴 및 제2스페이스패턴이 교대로 반복되어 어레이된 자버니어를 포함하여 이루어진다.

Description

미스얼라인 측정을 위한 중첩 마크 및 방법{method and overlay mark for measuring misalign}
본 발명은 반도체 소자 제조 공정 중 미스얼라인(즉, 중첩정확도) 측정을 위한 중첩 마크 및 방법에 관한 것으로, 특히 2차원적인 형상을 갖는 중첩마크를 사용한 미스얼라인 측정 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자 제조 공정중 하부층과 상부층 간의 중첩정확도를 측정하기 위하여 모버니어와 자버니어로 구성된 중첩 마크를 형성하고 있다. 이 중첩 마크는 실제 소자의 회로를 구성하는 다이의 빈구석 또는 상기 다이의 외곽에 위치한 스크라이브 라인 영역 등에 형성되게 된다.
도 1a 내지 도 1c를 참조하여 종래기술에 따른 중첩 마크의 구조 및 그를 사용한 중첩정확도 측정 방법을 살펴본다.
먼저, 도 1a 및 도 1b는 각각 중첩 마크의 평면도 및 단면도로서, 통상 박스-인- 박스(Box In Box)라고 불리우는 중첩 마크를 나타낸다.
도 1a 및 도 1b에 도시된 바와 같이, 이전 공정 단계에서 먼저 외부박스(11)를 형성하기 위하여 제1패턴(11a)을 형성한 다음, 현 공정 단계에서 상기 외부박스(11) 내에 내부박스(12)를 형성하기 위하여 제2 패턴(12a)을 형성하게 된다. 제1패턴(11a) 및 제2패턴(12a)의 에지에 의해 외부박스(11)와 내부박스(12)는 정의된다.
이어서, 도 1c와 같이, 상기와 같은 중첩 마크를 형성한 다음, 중첩정확도 측정 장비를 사용하여 상기 마크에서 신호(13)를 얻고 이 신호(13)를 분석함으로써중첩정확도를 측정하게 된다. 예컨대, 내부박스(12a)가 도 1b에서 어느 한쪽으로 치우쳤을 경우 제1 및 제2 패턴의 각 에지에서 발생되는 신호 피치의 간격이 틀려지므로 이를 계산하여 상부층과 하부층 간의 정렬이 어느 정도 어긋났다는 것을 판단할 수 있다.
그러나, 이때 마크의 경계부위, 즉 제1패턴(11a) 및 제2패턴(12a)의 에지가 매끈하지 못한 경우 중첩정확도의 측정이 정확하게 이루어지기 어렵다. 실제로 메탈층이 전 공정인 경우 메탈 증착 조건에 따라 마크의 경계는 직선으로부터 상당히 벗어날 수 있는데, 이는 메탈층이 포토리소그래피 공정의 노광 공정시의 빛 반사도가 크기 때문이다. 물론 메탈층 상에 반사방지를 위한 층을 별도로 형성하고 있지만 반사강도를 줄일 수는 있어도 완전히 없애기는 어렵다.
따라서, 도 2a에 도시된 바와 같이, 특히 메탈 공정에서 형성된 외부박스(21)의 경우는 그 형상이 상당히 변형되어 있어 내부박스(22)와의 중첩정확도 측정이 매우 어려우며, 심지어는 중첩정확도의 측정 자체가 불가능하게 된다.
또한, 도 2b에 도시된 바와 같이, 노광장치의 렌즈 특성이나 결함 등에 기인되는 마크의 변형이 발생될 수 있다. 예컨대 렌즈의 코마(Coma)가 존재하는 경우에 외부박스(21) 또는 내부박스(22)는 좌우의 라인 또는 상하의 라인 폭에 차이를 나타내고 이렇게 변형된 중첩 마크에 의해 측정 오차가 발생되게 된다.
앞서 언급한 바와 같이 종래에는 중첩정확도의 측정이 공정 및 렌즈에 상당한 의존성을 갖게 되는 바, 본 발명은 공정 및 렌즈에 의존성을 적게 갖는 미스얼라인 측정을 위한 측정 마크 및 방법을 제공함을 그 목적으로 한다.
도 1a 및 도 1b는 종래기술에 따른 중첩 마크의 평면도 및 단면도.
도 1c는 종래의 중첩마크에 의해 측정된 신호 파형도.
도 2a 및 도 2b는 각각 종래 중첩마크의 변형을 나타내는 개략도.
도 3a 및 도 3b는 본 발명의 일실시예에 따른 모버니어 및 자버니어의 구조를 나타내는 평면도.
도 4a는 본 발명의 모버니어 및 자버니어가 정얼라인된 경우의 평면도.
도 4b는 본 발명의 모버니어 및 자버니어가 미스얼라인된 경우의 평면도.
* 도면의 주요부분에 대한 부호의 설명
300 : 모버니어 350 : 자버니어
302 : 모버니어의 라인패턴 304 : 모버니어의 스페이스패턴
352 : 자버니어의 라인패턴 354 : 자버니어의 스페이스패턴
중첩정확도의 측정이 공정 및 렌즈에 상당한 의존성을 갖게된 이유는 중첩정확도 측정 부위가 마크의 경계(즉, 패턴의 에지)가 되는 부위로 한정되기 때문이며, 이는 근본적으로 중첩 마크의 모양에 기인한다. 따라서, 본 발명은 중첩정확도 측정부위를 마크의 경계에 한정시키지 않기 위하여 중첩 마크의 모양을 2차원적인 버니어 형태로 형성하는 것이다.
이를 위한 본 발명의 중첩 마크는, 반도체 소자 제조 공정에서 전 공정단계의 패턴과 현 공정단계의 패턴 사이에서 발생되는 미스얼라인을 측정하기 위한 중첩 마크에 있어서, 상기 전 공정 단계에서 형성되며, 제1크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제1라인패턴과 제1스페이스패턴이 교대로 반복되어 어레이된 모버니어; 및 상기 현 공정 단계에서 상기 모버니어에 중첩되어 형성되며, 상기 제1크기보다 적은 제2크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제2라인패턴과 제2스페이스패턴이 교대로 반복되어 어레이된 자버니어를 포함하여 이루어진다.
여기서 바람직하게 상기 제1라인패턴과 상기 제1스페이스패턴은 서로 동일한 다각형 패턴이고, 상기 제2라인패턴과 상기 제2스페이스패턴은 서로 동일한 다각형 패턴이다.
또한, 본 발명의 미스얼라인 측정 방법은, 반도체 소자 제조 공정에서 전 공정단계의 패턴과 현 공정단계의 패턴 사이에서 발생되는 미스얼라인을 측정하기 위한 방법에 있어서, 상기 전 공정 단계에서 제1크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제1라인패턴과 제1스페이스패턴이 교대로 반복되어 어레이된 모버니어를 형성하는 제1단계; 상기 현 공정 단계에서 상기 모버니어에 중첩되며, 상기 제1크기보다 적은 제2크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제2라인패턴과 제2스페이스패턴이 교대로 반복되어 어레이된 자버니어를 형성하는 제2단계; 및 상기 자버니어와 상기 모버니어의 미스얼라인을 이미지 프로세싱에 의해 측정하는 제3단계를 포함하여 이루어진다. ]
여기서 상기 제3단계는 가장 밝은 영역 또는 가장 어두운 영역의 중심점을 이미지 프로세싱에 의해 측정하고 그 중심점이 상기 모버니어 또는 자 버니어의 중심점과 불일치되는 정도를 측정하므로서 미스얼라인 정도를 측정하는 것이다.
또한, 바람직하게 상기 제3단계는 상기 중첩된 모버니어 및 자버니어의 이미지 밝기가 최고 또는 최저인 지점을 알아내기 위해서 동급의 밝기를 나타내는 영역들의 각 중심들로부터 평균 중심점을 계산하는 단계; 및 상기 평균중심점과 상기 모버니어 또는 자 버니어의 중심점과 불일치되는 정도를 측정하는 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3a 및 도 3b는 본 발명의 일실시예에 따른 모버니어(300)와 자버니어(350)의 구조를 각각 나타낸다. 모버니어(300)는 전 공정에서 형성된 마크이고 자버니어(350)는 현 공정에서 형성된 마크이다. 모버니어(300) 상에 자버니어(350)는 중첩되어 형성된다.
도 3a에 도시된 바와 같이, 모버니어(300)는 가로 및 세로 20μm 내에 x축 및 y축 방향으로 각 10개씩의 라인(line)(302) 및 스페이스(space)(304)가 각각 1μm로 반복되어 어레이된 구조를 갖는다.
도 3b에 도시된 바와 같이, 자버니어(350)는 가로 및 세로 18μm 내에 x축 및 y축 방향으로 각 10개씩의 라인(352) 및 스페이스(354)가 각각 0.9μm로 반복되어 어레이된 구조를 갖는다.
본 실시예에서 각 치수는 버니어(마크)가 형성될 다이의 빈영역 또는 스크라이브 라인 영역의 크기를 고려하여 결정할 수 있는 바, 단지 모버니어는 자버니어 보다 넓은 영역에서 서로 동일 크기의 라인 및 스페이스가 어레이되어야 한다.
한편 도 3a 및 도 3b에서 x축 및 y축은 모버니어(300) 및 자버니어(350)의 중심을 나타내기 위한 가상선이다.
도 4a 및 도 4b는 공정 진행에 의해 상기 모버니어(300)와 상기 자버니어(350)가 서로 중첩된 상태를 나타내는 것으로, 도 4a의 경우는 미스얼라인이 없이 전 공정과 후공정에서의 각 패턴들이 정 얼라인 되어, 상기 모버니어(300)와 상기 자버니어(350)의 각 중심점이 일치할 때이고, 도 4b의 경우는 미스얼라인이 발생하였을 경우로서 상기 모버니어(300)와 상기 자버니어(350)의 각 중심점이 일치하지 않을 때이다.
도 4a를 참조하면, 정 얼라인이 발생할 경우로서, 상기 모버니어(300)와 상기 자버니어(350)의 각 중심점 근방에서 상기 모버니어(300)의 라인(302)에 상기 자버니어(350)의 라인(352)이 완전히 중첩됨으로 이 부분이 가장 밝게 보이게 된다.
밝기가 가장 큰 영역의 중심점이 상기 모버니어(300)와 상기 자버니어(350)의 각 중심점과 일치하므로 정 얼라인이 발생된 것이다.
도 4b를 참조하면, 미스얼라인이 발생할 경우로서, 상기 모버니어(300)와 상기 자버니어(350)의 각 중심점에서 어긋난 부위에서 가장 밝은 영역의 중심이 나타나게 된다.
도 4b의 경우는 y축 방향으로 3μm만큼 미스얼라인이 발생된 경우이다.
한편, 각 버니어의 라인 및 스페이스의 위치가 뒤바뀌었다면 밝기가 가장 큰 영역의 중심점을 측정하는 것이 아니라 밝기가 가장 어두운 영역의 중심점을 측정하여야 할 것이다. ]
또한, 마크 이미지상 밝기가 최고인 지점을 알아내기 위해서 동급의 밝기를 나타내는 부위를 연결하고 이렇게 연결된 원들의 각 중심 평균값을 계산하면 된다.
결국, 본 발명의 중첩정학도 측정 마크는 가장 밝은 부분 또는 가장 어두운 부분의 중심점을 이미지 프로세싱에 의해 측정하고 그 중심점이 각 버니어의 중심점과 불일치되는 정도를 측정하므로서 미스얼라인 정도를 측정할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 종래에는 중첩정확도 측정 부위가 1차원적인 마크의 경계(즉, 패턴의 에지)가 되는 부위로 한정되기 때문에 공정 및 렌즈의 특성에 매우 큰 영향을 받는데, 본 발명은 중첩정확도 측정부위를 마크의 경계에 한정시키지 않기 위하여 중첩정확도 측정 마크의 모양을 2차원적인 버니어 형태로 형성한 것으로, 중첩정확도의 측정이 공정 및 렌즈에 의존성을 매우 적게 갖게 되어, 특히 메탈 공정에서도 정확한 중첩정확도를 측정 가능하다.

Claims (5)

  1. 반도체 소자 제조 공정에서 전 공정단계의 패턴과 현 공정단계의 패턴 사이에서 발생되는 미스얼라인을 측정하기 위한 중첩 마크에 있어서,
    상기 전 공정 단계에서 형성되며, 제1크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제1라인패턴과 제1스페이스패턴이 교대로 반복되어 어레이된 모버니어; 및
    상기 현 공정 단계에서 상기 모버니어에 중첩되어 형성되며, 상기 제1크기보다 적은 제2크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제2라인패턴과 제2스페이스패턴이 교대로 반복되어 어레이된 자버니어
    를 포함하여 이루어진 중첩 마크.
  2. 제1항에 있어서,
    상기 제1라인패턴과 상기 제1스페이스패턴은 서로 동일한 다각형 패턴이고, 상기 제2라인패턴과 상기 제2스페이스패턴은 서로 동일한 다각형 패턴인 중첩 마크.
  3. 반도체 소자 제조 공정에서 전 공정단계의 패턴과 현 공정단계의 패턴 사이에서 발생되는 미스얼라인을 측정하기 위한 방법에 있어서,
    상기 전 공정 단계에서 제1크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제1라인패턴과 제1스페이스패턴이 교대로 반복되어 어레이된 모버니어를 형성하는 제1단계;
    상기 현 공정 단계에서 상기 모버니어에 중첩되며, 상기 제1크기보다 적은 제2크기의 영역내에 서로 동일한 사이즈 및 개수를 갖는 제2라인패턴과 제2스페이스패턴이 교대로 반복되어 어레이된 자버니어를 형성하는 제2단계; 및
    상기 자버니어와 상기 모버니어의 미스얼라인을 이미지 프로세싱에 의해 측정하는 제3단계
    를 포함하여 이루어진 미스얼라인 측정 방법.
  4. 제3항에 있어서,
    상기 제3단계는 가장 밝은 영역 또는 가장 어두운 영역의 중심점을 이미지 프로세싱에 의해 측정하고 그 중심점이 상기 모버니어 또는 자 버니어의 중심점과 불일치되는 정도를 측정하므로서 미스얼라인 정도를 측정하는 미스얼라인 측정 방법.
  5. 제3항에 있어서,
    상기 제3단계는,
    상기 중첩된 모버니어 및 자버니어의 이미지 밝기가 최고 또는 최저인 지점을 알아내기 위해서 동급의 밝기를 나타내는 영역들의 각 중심들로부터 평균 중심점을 계산하는 단계; 및
    상기 평균중심점과 상기 모버니어 또는 자 버니어의 중심점과 불일치되는 정도를 측정하는 단계를 포함하는 미스얼라인 측정 방법.
KR1019980022479A 1998-06-16 1998-06-16 미스얼라인측정을위한중첩마크및방법 KR100298189B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980022479A KR100298189B1 (ko) 1998-06-16 1998-06-16 미스얼라인측정을위한중첩마크및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980022479A KR100298189B1 (ko) 1998-06-16 1998-06-16 미스얼라인측정을위한중첩마크및방법

Publications (2)

Publication Number Publication Date
KR20000001962A KR20000001962A (ko) 2000-01-15
KR100298189B1 true KR100298189B1 (ko) 2001-08-07

Family

ID=19539597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022479A KR100298189B1 (ko) 1998-06-16 1998-06-16 미스얼라인측정을위한중첩마크및방법

Country Status (1)

Country Link
KR (1) KR100298189B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003401A (ko) * 1995-06-20 1997-01-28 김주용 디스톨션 체크용 레티클

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003401A (ko) * 1995-06-20 1997-01-28 김주용 디스톨션 체크용 레티클

Also Published As

Publication number Publication date
KR20000001962A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US6118517A (en) Mask pattern for alignment
US5868560A (en) Reticle, pattern transferred thereby, and correction method
US5665495A (en) Method for fabricating a semiconductor with a photomask
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US6022650A (en) Overlay target for precise positional determination
US7160656B2 (en) Method for determining pattern misalignment over a substrate
US6617080B1 (en) Photomask, semiconductor device, and method for exposing through photomask
JPS5968928A (ja) 半導体装置の製造方法
JP2766576B2 (ja) アライメント方法
TWI553815B (zh) 重疊標記及其應用
KR100298189B1 (ko) 미스얼라인측정을위한중첩마크및방법
KR100392744B1 (ko) 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법
JPS6338697B2 (ko)
KR100217898B1 (ko) 포토마스크
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
KR960035850A (ko) 반도체집적회로장치의 제조방법
JPH0933213A (ja) 位置誤差計測方法および半導体装置の製造方法
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
US6365302B1 (en) Pattern for measuring focus of light exposing apparatus and method thereof
KR960007621B1 (ko) 반도체 소자의 중첩 오차 보정방법
KR100388755B1 (ko) 반도체 패턴의 크리티컬 디메죤타겟 및 크리티컬 디멘죤 측정방법
KR100210899B1 (ko) 웨이퍼 제작용 포토마스크 제조방법
KR100220238B1 (ko) 반도체 소자의 층간 중첩도 측정용 포토마스크 형성방법
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee