Claims (7)
반도체기판 상부에 하부 절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부절연층을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 제1도전층을 일정두께 식각하는 공정과, 상기 제1도전층의 식각면에 제2절연막 스페이서를 형성하는 공정과, 전체표면상부에 제2감광막패턴을 형성하는 공정과, 상기 제2절연막 스페이서를 선택성장시켜 선택적 성장 절연막을 형성하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 전체표면상부에 제2도전층을 일정두께 형성하는 공정과, 상기 제2도전층을 이방성식각하여 상기 선택적 성장 절연막의 측벽에 제2도전층 스페이서를 형성하는 공정과, 상기 선택적 성장 절연막, 제2절연막 스페이서 및 제1절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.Forming a contact hole by etching the first insulating layer and the lower insulating layer by forming a lower insulating layer on the semiconductor substrate, forming a first insulating layer on the lower insulating layer, and etching using a contact mask. Forming a first conductive layer connected to the semiconductor substrate through the contact hole, forming a first photoresist pattern on the first conductive layer, and using the first photoresist pattern as a mask. Etching the first conductive layer to a predetermined thickness, forming a second insulating film spacer on an etched surface of the first conductive layer, forming a second photoresist pattern on the entire surface of the first conductive layer, and Selectively growing an insulating film spacer to form a selective growth insulating film, removing the second photoresist film pattern, forming a second conductive layer on the entire surface, and forming a predetermined thickness on the entire surface of the insulating film spacer; Forming a second conductive layer spacer on the sidewalls of the selective growth insulating layer by anisotropically etching the layer; and removing the selective growth insulating layer, the second insulating layer spacer, and the first insulating layer.
제1항에 있어서, 상기 제1절연막과 제2절연막은 TEOS로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the first insulating layer and the second insulating layer are formed of TEOS.
제1항에 있어서, 상기 제1절연막과 제2절연막은 PSG로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the first insulating layer and the second insulating layer are formed of PSG.
제1항에 있어서, 상기 제2감광막패턴은 상기 제2절연막 스페이서의 바깥쪽으로 상기 제2절연막 스페이서에서 이격되어 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the second photoresist layer pattern is formed to be spaced apart from the second insulation layer spacer to the outside of the second insulation layer spacer.
제1항에 있어서, 상기 제1도전층과 제2도전층은 다결정실리콘막으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the first conductive layer and the second conductive layer are formed of a polycrystalline silicon film.
제1항에 있어서, 상기 선택적 성장 절연막은 상기 제2감광막패턴과 제1도전층을 성장장벽으로하여 과도성장된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the selective growth insulating layer is overgrown using the second photoresist pattern and the first conductive layer as growth barriers.
제1항에 있어서, 상기 제1절연막, 제2절연막 스페이서 및 선택적 성장 산화막은 상기 제1도전층 및 제2도전층 스페이서와의 식각선택비 차이를 이용하여 제거하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The capacitor of claim 1, wherein the first insulating layer, the second insulating layer spacer, and the selective growth oxide layer are removed using an etching selectivity difference between the first conductive layer and the second conductive layer spacer. Manufacturing method.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.