Claims (7)
반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 절연막을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 절연막과 하부절연층을 식각하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 반도체기판에 접속되는 제1도전층을 형성하는 공정과, 상기 제1도전층 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 이용한 식각공정으로 상기 절연막이 노출되도록 상기 제1도전층을 식각하는 공정과, 상기 노출된 제1절연막을 선택적으로 성장시켜 선택적 성장 절연막을 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 제2도전층 스페이서를 형성하는 공정과, 상기 제1도전층과 제2도전층 스페이서가 형성하는 실린더형 구조의 내부에만 매립된 제2감광막패턴을 형성하는 공정과, 상기 선택적 성장절연막과 제2감광막패턴 사이에 노출된 제2도전층 스페이서를 선택적으로 성장시켜 선택적 성장 도전층을 형성하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 선택적 성장 절연막과 절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.Forming a contact hole by etching the insulating layer and the lower insulating layer by forming a lower insulating layer on the semiconductor substrate, forming an insulating layer on the lower insulating layer, and etching using a contact mask; Forming the first conductive layer connected to the semiconductor substrate through the contact hole, forming a first photosensitive film pattern on the first conductive layer, and etching the first photosensitive film pattern. Etching the first conductive layer to expose the exposed portions, forming a selective growth insulating layer by selectively growing the exposed first insulating layer, removing the first photoresist layer pattern, and a second conductive layer spacer. Forming a second photosensitive film pattern embedded only in a cylindrical structure formed by the first conductive layer and the second conductive layer spacer; Selectively growing a second conductive layer spacer exposed between the selective growth insulating film and the second photoresist pattern to form a selective growth conductive layer; removing the second photoresist pattern; Capacitor manufacturing method of a semiconductor device comprising the step of removing.
제1항에 있어서, 상기 제1감광막패턴은 저장전극마스크를 이용한 식각공정으로 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the first photoresist pattern is formed by an etching process using a storage electrode mask.
제1항에 있어서, 상기 선택적 성장 절연막 형성공정은 상기 제1감광막패턴을 성장장벽으로 하여 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the forming of the selective growth insulating layer is performed by using the first photoresist layer as a growth barrier.
제1항에 있어서, 상기 제2감광막패턴은 전체표면상부에 제2감광막을 두껍게 형성하고 산소플라즈마를 이용한 전면식각공정을 실시하여 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the second photoresist layer pattern is formed by thickly forming a second photoresist layer on an entire surface of the second photoresist layer and performing an entire surface etching process using an oxygen plasma.
제1항에 있어서, 상기 선택적 성장 도전층은 상기 제2감광막패턴과 상기 선택적 성장 절연막을 성장장벽으로 하여 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the selective growth conductive layer is formed using the second photoresist pattern and the selective growth insulating layer as growth barriers.
제5항에 있어서, 상기 선택적 성장 도전층은 상기 선택적 성장 절연막과 제2감광막패턴의 상부로 과도성장된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 5, wherein the selective growth conductive layer is overgrown with the selective growth insulating layer and the second photoresist pattern.
제1항에 있어서, 상기 선택적 성장 절연막과 절연막은 상기 제1도전층, 제2도전층 스페이서 및 선택적 성장 도전층과의 식각선택비 차이를 이용하여 제거하는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.The method of claim 1, wherein the selective growth insulating layer and the insulating layer are removed using an etch selectivity difference between the first conductive layer, the second conductive layer spacer, and the selective growth conductive layer. .
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.