KR960019568A - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR960019568A
KR960019568A KR1019950034989A KR19950034989A KR960019568A KR 960019568 A KR960019568 A KR 960019568A KR 1019950034989 A KR1019950034989 A KR 1019950034989A KR 19950034989 A KR19950034989 A KR 19950034989A KR 960019568 A KR960019568 A KR 960019568A
Authority
KR
South Korea
Prior art keywords
line pattern
gas
line
vacuum chamber
etching method
Prior art date
Application number
KR1019950034989A
Other languages
English (en)
Other versions
KR0157536B1 (ko
Inventor
겐지 하라후지
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960019568A publication Critical patent/KR960019568A/ko
Application granted granted Critical
Publication of KR0157536B1 publication Critical patent/KR0157536B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

라인 패턴의 수직인 에칭 형상의 형성과, 고립 라인 패턴과 내부 라인 패턴 사이의 크기차를 축소하는 드라이 에칭 방법이다. 내부 라인 패턴의 라인폭이 고립라인 패턴의 라인폭보다 작아지고, 라인 패턴폭이 레지스트 패턴의 폭보다 커지는 경우, 진공 챔버내에 도입하는 원료 가스의 가스 압력, 진공 챔버에서 배출하는 가스의 배출량, 고주파 전력의 주파수, 고주파 전력의 전력, 원료 가스에 차지하는 측벽 보호용 가스의 비율 및 시료대의 온도로 이루어지는 파라미터군 중 적어도 하나의 파라미터를 변화시키고, 라인 패턴에 대한 에칭량을 증가시키는 동시에 내부 라인 패턴에 대한 에칭량을 고립 라인 패턴에 대한 에칭량보다 상대적으로 감소시킨다.

Description

드라이 에칭 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 각 실시형태에 대한 드라이 에칭 방법에 이용하는 드라이 에칭 장치의 개략도.

Claims (23)

  1. 하부에 시료대를 갖는 진공 챔버내에 상기 시료대 위에 얹어 설치되고 표면에 레지스트 패턴이 형성되어 있는 피에칭 시료를 에칭하는 에칭용 가스와 상기 피에칭 시료가 에칭됨으로써 형성되는 라인 패턴의 측벽을 보호하는 측벽 보호용 래디컬을 생성하는 측벽 보호용 가스로 이루어지는 원료 가스를 도입하여 이 원료 가스로 이루어지는 이온을 발생시키는 동시에, 상기 시료대에 고주파 전력을 인가하여 자기 DC바이어스를 형성함으로써 상기 이온을 상기 시료대에 유도하고, 이로써 상기 피에칭 시료에 대해 에칭을 행하는 드라이 에칭 방법에서, 서로 접근하여 형성되는 복수의 상기 라인 패턴으로 이루어지는 라인 패턴군의 내측에 위치하는 상기 라인 패턴으로 이루어지는 제1라인 패턴의 라인폭이, 상기 라인 패턴군의 가장 외측에 위치하는 상기 라인 패턴 또는 상기 라인 패턴군에서 고립하여 형성되는 상기 라인 패턴으로 이루어지는 제2라인 패턴의 라인폭보다 작아지고, 상기 제1 및 제2라인 패턴의 라인폭이 상기 레지스트 패턴의 라인폭보다 커지는 경우에 상기 제1 및 제2라인 패턴의 측벽에 대한 에칭량이 증가하는 동시에 상기 제1라인 패턴의 측벽에 대한 에칭량이 상기 제2라인 패턴의 측벽에 대한 에칭량보다 상대적으로 감소하도록 상기 진공 에칭내로 도입하는 원료 가스의 가스압력, 상기 챔버에서 배출하는 가스의 배출량, 상기 고주파 전력의 주파수, 상기 고주파 전력의 전력, 상기 원료 가스에 점유하는 상기 측벽 보호용 가스의 비율 및 상기 시료대의 온도로 이루어지는 파라미터군 중 적어도 하나의 파라미터를 변화시키는 파라미터 제어공정을 구비하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 제1항에 있어서, 상기 파리미터 제어공정은 상기 진공 챔버에서 배출하는 가스의 배출량을 증가시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  3. 제1항에 있어서, 상기 파라미터 제어공정은 상기 원료가스에 점유하는 상기 측벽보호용 가스의 비율을 감소시키는 공정으로 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  4. 제1항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버내에 도입하는 원료 가스의 가스 압력을 증대시키는 공정과, 상기 고주파 전력의 전력을 증대시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  5. 제1항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버내에 도입하는 원료 가스의 가스 압력을 증대시키는 공정과, 상기 진공 챔버에서 배출하는 가스의 배출량을 증가시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  6. 제1항에 있어서, 상기 파라미터 제어공정은 상기 시료대의 온도를 높이는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  7. 하부에 시료대를 갖는 진공 챔버내에, 상기 시료대 위에 얹혀 설치되고 표면에 레지스트 패턴이 형성되어 있는 피에칭 시료를 에칭하는 에칭용 가스와 상기 피에칭 시료가 에칭됨으로써 형성되는 라인 패턴의 측벽을 보호하는 측벽 보호용 래디컬을 생성하는 보호용 가스로 된 원료 가스를 도입하여 이 원료 가스로 이루어지는 이온을 발생시키는 동시에, 상기 시료대에 고주파 전력을 인가하여 자기 DC바이어스를 형성함으로써 상기 이온을 상기 시료대에 유도하고, 이로써 상기 피에칭 시료에 대해 에칭을 행하는 드라이 에칭 방법에서, 서로 접근하여 형성되는 복수의 상기 라인 패턴으로 이루어지는 라인 패턴군의 내측에 위치하는 상기 라인 패턴으로 이루어지는 제1라인 패턴의 라인폭이, 상기 라인 패턴군에서 가장 외측에 위치하는 상기 라인 패턴 또는 상기 라인 패턴군에서 고립하여 형성되는 상기 라인 패턴으로 이루어지는 제2라인 패턴의 라인폭보다 작아지고, 상기 제1 및 제2라인 패턴의 라인폭이 상기 레지스트 패턴의 라인폭보다 작아지는 경우에 상기 제1 및 제2라인 패턴의 측벽에 대한 에칭량이 감소한 동시에 상기 제1라인 패턴의 측벽에 대한 에칭량이 상기 제2라인 패턴의 측벽에 대한 에칭량보다 상대적으로 감소하도록 상기 진공 챔버내에 도입하는 원료 가스의 가스압력, 상기 진공 챔버에서 배출하는 가스의 배출량, 상기 고주파 전력의 주파수, 상기 고주파 전력의 전력, 상기 원료 가스에 차지하는 상기 측벽 보호용 가스의 비율 및 상기 시료대의 온도로 이루어지는 파라미터군 중 적어도 하나의 파라미터를 변화시키는 파라미터 제어공정을 구비하는 것을 특징으로 하는 드라이 에칭 방법.
  8. 제7항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버내에 도입하는 원료 가스의 가스 압력을 감소시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  9. 제7항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버내에 배출하는 가스의 배출량을 감소시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  10. 제7항에 있어서, 상기 파라미터 제어공정은 상기 시료대의 온도를 높이는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  11. 하부에 시료대를 갖는 진공 챔버내에 상기 시료대 위에 얹혀 설치되고 표면에 레지스트 패턴이 형성되어 있는 피에칭 시료를 에칭하는 에칭용 가스와 상기 피에칭 시료가 에칭됨으로써 형성되는 라인 패턴의 측벽을 보호하는 측벽 보호용 래디컬을 생성하는 측벽 보호용 가스로 이루어지는 원료 가스를 도입하여 이 원료 가스로 이루어지는 이온을 발생시키는 동시에, 상기 시료대에 고주파 전력을 인가하여 자기 DC바이어스를 형성함으로써 상기 이온을 상기 시료대에 유도하고, 이로써 상기 피에칭 시료에 대해 에칭을 행하는 드라이 에칭 방법에서, 서로 접근하여 형성되는 복수의 상기 라인 패턴으로 이루어지는 라인 패턴군의 내측에 위치하는 상기 라인 패턴으로 이루어지는 제1라인 패턴의 라인폭이, 상기 라인 패턴군의 가장 외측에 위치하는 상기 라인 패턴 또는 상기 라인 패턴군에서 고립하여 형성되는 상기 라인 패턴으로 이루어지는 제2라인 패턴의 라인폭보다 커지고, 상기 제1 및 제2라인 패턴의 라인폭이 상기 레지스트 패턴의 라인폭보다 커지는 경우에, 상기 제1 및 제2라인 패턴의 측벽에 대한 에칭량이 증가하는 동시에 상기 제1라인 패턴의 측벽에 대한 에칭량이 상기 제2라인 패턴의 측벽에 대한에 에칭량보다 상대적으로 증가하도록 상기 진공 챔보내에 도입하는 원료 가스의 가스압력, 상기 진공챔버에서 배출하는 가스의 배출량, 상기 고주파 전력의 주파수, 상기 고주파 전력의 전력, 상기 원료 가스에 차지하는 상기 측벽 보호용 가스의 비율 및 상기 시료대의 온도로 이루어지는 파라미터군 중 적어도 하나의 파라미터를 변화시키는 파라미터 제어공정을 구비하는 것을 특징으로 하는 드라이 에칭 방법.
  12. 제11항에 있어서, 상기 파라미터 제어공정은 상기 고주파 전력을 증대시키는 공정과, 상기 진공 챔버에서 배출하는 가스의 배출량을 증가시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  13. 제11항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버내에 도입하는 원료 가스의 가스 압력을 감소시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  14. 제13항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버에서 배출하는 가스의 배출량을 증가시키는 공정을 더 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  15. 제11항에 있어서, 상기 파라미터 제어공정은 상기 고주파 전력의 주파수를 높이는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  16. 제11항에 있어서, 상기 파라미터 제어공정은 상기 시료대의 온도를 높이는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  17. 하부에 시료대를 갖는 진공 챔버내에, 상기 시료대 위에 얹혀 설치되고 표면에 레지스트 패턴이 형성되어 있는 피에칭 시료를 에칭하는 에칭용 가스와 상기 피에칭 시료가 에칭됨으로써 형성되는 라인패턴의 측벽을 보호하는 측벽 보호용 래디컬을 생성하는 측벽 보호용 가스로 된 원료 가스를 도입하여 이 원료 가스로 이루어지는 이온을 발생시키는 동시에, 상기 시료대에 고주파 전력을 인가하여 자기 DC바이어스를 형성함으로써 상기 이온을 상기 시료대에 유도하고, 이로써 상기 피에칭 시료에 대해 에칭을 행하는 드라이 에칭 방법에서, 서로 접근하여 형성되는 복수의 상기 라인 패턴으로 이루어지는 라인 패턴군의 내측에 위치하는 상기 라인 패턴으로 이루어지는 제1라인 패턴의 라인폭이, 상기 라인 패턴군의 가장 외측에 위치하는 상기 라인 패턴 또는 상기 라인 패턴군에서 고립하여 형성되는 상기 라인 패턴으로 이루어지는 제2라인 패턴의 라인폭보다 커지고, 상기 제1 및 제2라인 패턴의 라인폭이 상기 레지스터 패턴의 라인폭보다 작아지는 경우에 상기 제1 및 제2라인 패턴의 측벽에 대한 에칭량이 감소하는 동시에 상기 제1라인 패턴의 측벽에 대한 에칭량이 상기 제2라인 패턴의 측벽에 대한 에칭량보다 상대적으로 증가하도록 상기 진공 챔버내에 도입하는 원료 가스의 가스압력, 상기 진공 챔버에서 배출하는 가스의 배출량, 상기 고주파 전력의 주파수, 상기 고주파 전력의 전력, 상기 원료 가스에 차지하는 상기 측벽 보호용 가스의 비율 및 상기 시료대의 온도로 이루어지는 파라미터군중 적어도 하나의 파라미터를 변화시키는 파라미터 제어공정을 구비하는 것을 특징으로 하는 드라이 에칭 방법.
  18. 제17항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버에서 배출하는 가스의 배출량을 감소시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  19. 제17항에 있어서, 상기 파라미터 제어공정은 상기 원료 가스에 차지하는 상기 측벽 보호용 가스의 비율을 증가시키는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  20. 제17항에 있어서, 상기 파라미터 제어공정은 상기 고주파 전력의 주파수를 높이는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  21. 제20항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버내에 도입하는 원료 가스의 가스 압력을 감소시키는 공정을 더 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  22. 제17항에 있어서, 상기 파라미터 제어공정은 상기 시료대의 온도를 낮추는 공정을 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  23. 제17항에 있어서, 상기 파라미터 제어공정은 상기 진공 챔버내에 도입하는 원료 가스의 가스 압력을 감소시키는 공정은 포함시키는 것을 특징으로 하는 드라이 에칭 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034989A 1994-11-18 1995-10-11 드라이 에칭 방법 KR0157536B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-284827 1994-11-18
JP28482794 1994-11-18

Publications (2)

Publication Number Publication Date
KR960019568A true KR960019568A (ko) 1996-06-17
KR0157536B1 KR0157536B1 (ko) 1998-12-01

Family

ID=17683528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034989A KR0157536B1 (ko) 1994-11-18 1995-10-11 드라이 에칭 방법

Country Status (2)

Country Link
US (1) US5635021A (ko)
KR (1) KR0157536B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190178B1 (ko) 1994-11-01 1999-06-01 모리시따 요오이찌 반도체 장치의 제조방법 및 반도체 장치의 제조장치
US5955383A (en) * 1997-01-22 1999-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for controlling etch rate when using consumable electrodes during plasma etching
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
JP3473580B2 (ja) * 2000-12-27 2003-12-08 住友電気工業株式会社 ＺｎＳｅ多結晶体の炭酸ガスレーザ用回折型光学部品の製造方法
US20040149219A1 (en) * 2002-10-02 2004-08-05 Tomohiro Okumura Plasma doping method and plasma doping apparatus
US20050066994A1 (en) * 2003-09-30 2005-03-31 Biles Peter John Methods for cleaning processing chambers
JP2006086500A (ja) * 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318667A (en) * 1991-04-04 1994-06-07 Hitachi, Ltd. Method and apparatus for dry etching
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor

Also Published As

Publication number Publication date
US5635021A (en) 1997-06-03
KR0157536B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
US6551447B1 (en) Inductive plasma reactor
KR940011662A (ko) 이방성 에칭방법 및 장치
KR100794423B1 (ko) 유도 결합된 ｒｆ 플라즈마원의 정전 차폐 및 플라즈마의 점화 촉진 장치 및 방법
JP2022020069A (ja) プラズマチャンバのための可変パターン分離格子
KR940022689A (ko) 플라즈마 처리시스템 및 플라즈마 처리방법
KR960026342A (ko) 플라즈마처리 장치와 플라즈마처리 방법
KR960019568A (ko) 드라이 에칭 방법
KR100565131B1 (ko) 플라즈마 처리 장치
KR970008369A (ko) 플라즈마 감금을 이용한 플라즈마 에칭 장치
WO2000052973A3 (en) Plasma reactor having a helicon wave high density plasma source
KR910005733A (ko) 자기커플 플래너 플라즈마를 만드는 방법과 장치
WO2004012235A3 (en) Atmospheric pressure plasma processing reactor
WO2002091449A3 (en) Etching a substrate in a process zone
US6028286A (en) Method for igniting a plasma inside a plasma processing reactor
CN105789008B (zh) 等离子体处理装置及等离子体刻蚀方法
KR20030095256A (ko) 동시 방전화 장치
JPH0850998A (ja) プラズマ処理装置
US5998931A (en) Method and apparatus for controlling electrostatic coupling to plasmas
JP2006049922A (ja) エッチング装置
KR970072169A (ko) 플라즈마 식각 장치
KR960010904A (ko) 플라즈마 처리장치
JP2002343775A5 (ko)
ATE358329T1 (de) Vorrichtung zur plasmagestützten bearbeitung von oberflächen planarer substrate
JPS62154730A (ja) エツチング方法
KR970013022A (ko) 반도체장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040723

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee