KR960015851B1 - 반향 제거회로의 제어 방법(Controlling Method of Echo Canceller Circuit) - Google Patents

반향 제거회로의 제어 방법(Controlling Method of Echo Canceller Circuit) Download PDF

Info

Publication number
KR960015851B1
KR960015851B1 KR1019940016752A KR19940016752A KR960015851B1 KR 960015851 B1 KR960015851 B1 KR 960015851B1 KR 1019940016752 A KR1019940016752 A KR 1019940016752A KR 19940016752 A KR19940016752 A KR 19940016752A KR 960015851 B1 KR960015851 B1 KR 960015851B1
Authority
KR
South Korea
Prior art keywords
dsp
dsps
downloading
interrupt
latch
Prior art date
Application number
KR1019940016752A
Other languages
English (en)
Other versions
KR960006350A (ko
Inventor
오돈성
신동진
이영대
양태준
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019940016752A priority Critical patent/KR960015851B1/ko
Priority to US08/350,019 priority patent/US5594719A/en
Publication of KR960006350A publication Critical patent/KR960006350A/ko
Application granted granted Critical
Publication of KR960015851B1 publication Critical patent/KR960015851B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54516—Initialization, software or data downloading
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/002—Applications of echo suppressors or cancellers in telephonic connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내용없음.

Description

반향 제거회로의 제어 방법
제1도는 본 발명을 적용한 반향 제거회로의 하드웨어 구조를 개략적으로 나타낸 블럭도.
제2도는 본 발명에 따른 제어회로의 하드웨어 구조를 나타낸 도면.
제3a도 및 제3b도는 하나의 EPROM으로 부터 다수의 DSP로 프로그램을 다운로딩하는 절차를 나타낸 흐름도.
재4도는 다수의 DSP중 하나가 EPROM으로 부터 프로그램을 다운로딩 받을 때 각 DSP들의 리셋 및 OFF신호의 상태를 나타낸 표.
* 도면의 주요부분에 대한 부호의 설명
100 : TD(Telephony Device)버스 정합 부 110 : TD버스 정합 회로
120 : 듀얼 포트 RAM 200 : 제어부
210 : 1칩 컨트롤러 220 : 디코더
230 : 래치회로 231 : 데이터 래치 1
232 : 데이터 래치 2 233 : 리셋 래치
234 : OFF래치 235 : HOLD래치
236 : 인터럽트 래치 1 237 : 인터럽트 래치 2
240 : 인터럽트 인코더 300 : DSP부
310 : EPROM(Electrically Programmable Read Only Memory)
320∼390 : DSP
400 : 서브 하이웨이 정합 회로
본 발명은 디지틀 이동통신 교환망(Public Land Mobile network : PLMN)과 공중 전화망(public switched telephone network : PSTN)의 연동(聯動)시 발생되는 반향(echo)을 제거하는 반향 제거회로(echo canceller circuit)에 관한 것으로, 더 구체적으로는 1칩(chip) 컨트롤러를 이용하여 다수의 디지틀 신호 처리기(digital signal processor : DSP)들을 포함하는 반향 제거회로의 동작을 제어하는 방법에 관한 것이다.
디지틀 이동통신 교환망(PLMN)과 공중 전화망(PSTN)의 연동시, 이동통신 교환망의 이동 가입자(이하, '이동통신 가입자'라 함.)로 부터의 음성 송신이 이루어지는 경우, 이동통신 가입자의 음성은 이동통신 교환망을 거쳐서 공중 전화망을 통해 공중 전화망의 고정 가입자(이하, '전화망 가입자'라 함.)에게 전송되는데, 공중 전화망 측의 고정 가입자 정합 부분에 있는 2선/4선 하이브리드 회로의 임피던스 부정합 등으로 인해 반향이 발생된다. 이와 같은 반향은 이동통신 교환망에서 무선채널의 효용성을 위한 보이스 코딩(voice coding)으로 인해 왕복 약 180ms정도 지연되어 이동통신 가입자에게 되돌아 와서 통화에 불편을 주기 때문에, 그와 같은 반향을 제거하는 것이 필요하게 된다. 이와 같은 반향을 제거하기 위한 종래의 반향 제거회로는 복수의 디지틀 적응 필터(digital adaptive filter)들과, 이들을 제어하기 위한 제어회로를 포함하고 있는데, 복수의 디지틀 적응 필터들을 제어하는 제어회로는 많은 소자들로 구성되기 때문에 그 회로의 구성이 복잡하고 비경제적이었다.
본 발명의 목적은 반향 제거회로를 간단하면서도 경제적으로 구현할 수 있도록 제어하는 방법을 제공하는 것이다.
이와 같은 목적을 달성하기 위해서, 본 발명에서는 반향을 제거하기 위한 복수의 디지틀 적응 필터들 대신 다수의 디지틀 신호 처리기(Digital Signal Processor : 이하 'DSP'라 함.)를 사용하고, DSP들의 동작 및 제어에 필요한 DSP프로그램을 각 DSP에 내장시키지 않고 하나의 외부기억장치(예를 들면, EPROM)에 저장시켜 놓고 초기화할 때 1칩 컨트롤러의 제어에 의해 다수의 DSP들이 외부기억장치로 부터 상기 DSP프로그램을 다운로딩(down-loading) 받아 반향 제거를 수행하도록 한다. 또한, 1칩 컨트롤러와 다수의 DSP들 간의 통신에 있어서도, 1칩 컨트롤러가 버스 중재 역할을 하도록 함으로써 별도의 버스 중재 회로없이 버스를 공통으로 사용하여 그들이 통신하도록 한다.
본 발명의 실시예에 있어서는 하나의 DSP가 4채널에 대한 반향 제거 기능을 담당하여, 반향 제거회로 전체로는 8개의 DSP가 32 채널에 대하여 반향 제거를 할 수 있도록 하고, 8개의 DSP를 1칩 컨트롤러가 제어하도록 한다.
이하 본 발명의 바람직한 실시예를 나타낸 도면들을 참조하면서 본 발명에 대해 상세히 설명한다.
제1도는 본 발명을 적용한 반향 제거회로의 바람직한 실시예를 나타낸 블럭도이다.
제1도를 참조하여, 상기 회로는 회로별 기능 형태에 따라 공지의 타임 스위치 제어 프로세서(TSP)와 정보를 주고 받기 위한 TD버스(Telephony Device-bus)정합회로(110)와, 상기 TSP와 반향 제거회로 간에 주고 받는 정보를 잠시 저장하는 버퍼로서 역할하는 듀얼 포트 RAM(120)으로 구성되는 TD-버스정합부(100)와; 반향 제거와 관련된 제반의 제어기능을 수행하기 위한 1칩 컨트롤러(210)와, 1칩 컨트롤러(210)의 어드레스를 입력으로서 받아 들이고 그것에 응답하여 필요한 디바이스를 선택하는 디코더(220)와, 1칩 컨트롤러(210)가 8개의 DSP(320∼390)를 제어하는데 필요한 제어 데이타를 래치(latch)하는 래치회로(230)와, 8개의 DSP(320∼390)중에서 어느 DSP가 인터럽트를 발생했는지를 1칩 컨트롤러(210)가 인식할 수 있도록 소정의 데이타를 1칩 콘트롤러(210)로 제공하여 8개의 DSP(320∼390)로부터 각각 출력되는 인터럽트들을 1칩 컨트롤러(210)가 관리할 수 있도록 하기 위한 인터럽트 인코더(240)로 구성되는 제어부(200)와; 8개의 DSP(320∼390)에 다운로딩할 DSP프로그램을 내장하기 위한 EPROM(310)과, 디지틀 적응 필터 기능을 수행함으로써 실질적인 반향 제거 기능을 수행하는 8개의 DSP들(320∼390)로 구성되는 DSP부(300)와, 그리고 타임 스위치 장치와 PCM음성정보를 송수신하는데 필요한 서브하이웨이 정합회로(400)로 구성된다.
본 발명에 따르면, 제어부(200)의 제어하에서 DSP부(300)의 EPROM(310)으로 부터 DSP프로그램이 8개의 DSP(320∼390)의 내부 RAM으로 다운로딩된다. 제어부(200)내 1칩 컨트롤러(210)의 제어에 따라서 디코더(220)와 래치회로(230) 및 인터럽트 인코더(240)는 DSP부(300)의 DSP들(320∼390)과 1칩 컨트롤러(210) 간의 통신을 돕는다.
제2도는 본 발명의 구체적인 예를 나타낸 것이다.
제2도를 참조하여, 본 예의 제어부(200)는 내장된 제어 프로그램에 따라서 반향 제거회로 전체를 제어하고 관리하는 1칩 컨트롤러(210)와, 입력되는 소정의 신호에 각각 응답하여 8개의 DSP(320∼390)와 1칩 컨트롤러(210)가 용이하게 통신할 수 있도록 지원하는 7개의 래치(231∼237)와, 1칩 컨트롤러(210)의 어드레스 중 4개를 입력으로서 받아 들여서 그것을 해독하는 것에 의해 상기 래치(231∼237) 가운데 필요한 래치를 인에이블시키기 위한 상기 소정의 신호를 해당 래치로 출력하는 디코더(220)와, 8개의 DSP(320∼390)로 부터의 인터럽트를 1칩 컨트롤러(210)가 효과적으로 처리할 수 있도록 하는 인터럽트 인코더(240)로 구성된다.
제2도를 참조하여, 1칩 컨트롤러(210)가 8개의 DSP(320∼390)로 필요한 정보를 전송하는 경우에 있어서 1칩 컨트롤러(210)가 디코더(220)를 통해 데이터 래치 1(231)을 인에이블하여 정보를 거기에 쓴다. 이런경우, 8개의 DSP(320∼390)가 읽기신호(/RD)를 이용하여 데이터 래치 1(231)을 액세스(access)하여 1칩 컨트롤러(210)로 부터의 정보를 얻는다. 반면, 8개의 DSP(320∼390)가 1칩 컨트롤러(210)로 부터의 정보에 응답하는 정보 또는 자신이 전송하고자 하는 정보를 보내는 경우에 있어서는 쓰기신호(/WR)를 이용하여 데이터 래치 2(232)에 정보를 쓴다. 이런 경우에 1칩 컨트롤러(210)는 디코더(220)를 통해 데이터 래치 2(232)를 인에이블 시키고 데이터 래치 2(232)를 액세스하여 DSP(320∼390)로 부터의 정보를 자신의 데이터포트를 통하여 읽어 들인다.
리셋 래치(233)는 8개의 DSP(320∼390) 각각의 리셋 단자와 연결된다. 리셋 래치(233)는 1칩 컨트롤러(210)가 8개의 DSP(320∼390) 각각을 리셋시키는데 사용된다. 즉, 컨트롤러(210)의 리셋 인에이블 및 디스에이블제어에 리셋 래치(233)가 사용된다. OFF래치(234)는 1칩 컨트롤러(210)가 해당 DSP의 OFF신호(해당 DSP의 외부 버스 및 각종 신호 라인을 고 임피던스(high impedance) 상태로 만들기 위한 신호)를 인에이블/디스에이블 시키는데 사용된다. HOLD래치(235)는 1칩 컨트롤러(210)가 필요시 DSP(320∼390) 각각의 홀드(HOLD) 신호를 인에이블/디스에이블 시키는데 사용된다. 특히, 본 예에서는 8개의 DSP(320∼390) 각각의 내부 레지스터들(도시되지 않음)의 셋팅에 의해 선택 가능한 홀드 모드(hold mode)를 이용하는데, 홀드 모드에서는 해당 DSP의 외부 단자에 HOLD신호가 인가되더라도 DSP의 수행이 중단되지 않고, 외부 버스를 액세스하지 않는 한 EPROM(310)으로 부터 자신의 내부 메모리로 다운로딩 받은 해당 DSP는 DSP 프로그램을 계속적으로 수행할 수 있다. 그러나, 이때 해당 DSP의 외부 버스 및 신호 라인은 고 임피던스 상태이다. 인터럽트 래치 1(236)은 8개의 DSP(320∼390) 각각이 EPROM(310)으로 부터 DSP 프로그램을 다운로딩 받을 때 1칩 컨트롤러(210)가 필요한 인터럽트를 해당 DSP로 거는데 사용되고, 인터럽트 래치 2(237)는 1칩 컨트롤러(210)와 8개 DSP(320∼390) 간의 통신시 1칩 컨트롤러(210)가 해당 DSP로 인터럽트를 걸 때 사용된다. 디코더(220)는 1칩 컨트롤러(210)로 부터 제공되는 4비트의 어드레스에 응답하여 7개의 래치(231∼237)중 어느 하나를 한 순간에 선택적으로 인에이블 하는데 사용된다.
제3a도 및 제3b도는 본 발명에 따라서 하나의 EPROM(310)에 내장된 DSP프로그램을 8개의 DSP(320∼390) 각각의 내부 RAM에 다운로딩하는 절차를 나타낸 것이다. 1칩 컨트롤러(210)는 자신에 내장된 제어프로그램에 따라서 제반의 제어 기능을 수행하고, DSP들(320∼390)은 EPROM(310)으로 부터 다운로딩 받은 DSP프로그램에 따라서 디지틀 적응 필터의 기능을 수행한다. 특히, 본 예에서는 8개의 DSP(320∼390)가 하나의 외부 EPROM(310)을 액세스함에 있어 필요한 버스 및 신호 라인을 공통으로 사용하는데, 버스 중재 기능을 별도의 버스 중재 회로 없이 1칩 컨트롤러(210)가 각 기능별로 할당한 래치들(231∼237)을 통해 8개의 DSP(320∼390) 각각을 제어함으로써 데이터의 충돌 없이 해당 DSP들로 DSP프로그램을 다운로딩할 수 있는 방법을 제시한다.
다음에는 제3도를 참조하면서 본 발명에 따른 다운로딩 절차에 대해 설명한다. 먼저, 제3a도를 참조하여, 본 예의 반향 제거 시스템이 파워 온 또는 리셋 상태로 되면, 1칩 컨트롤러(210)는 내부 ROM에 내장된 제어 프로그램에 의해서 동작하는데, 1칩 컨트롤러(210)가 미리 설정된 환경으로 초기화 된다(500). 1칩 컨트롤러(210)는 자신의 초기화가 끝나면 리셋 래치(233)를 제어하여 8개 DSP(320∼390) 각각의 리셋 단자를 "로우(low)" 상태로 만들어 모든 DSP들(320∼390)을 리셋 상태로 유지시킨다(510). 이어, 1칩 컨트롤러(210)는 EPROM(310)으로 부터 DSP들로의 DSP프로그램의 다운로딩을 개시한다(520). 이때, 다운로딩은 8개의 DSP들 중 DSP Φ(320)으로 부터 나머지 DSP들로 순차로 수행된다.
DSP 0(320) 부터 다운로딩이 시작되면, DSP 0(320)의 리셋 및 OFF신호만이 디스에이블되고, 나머지 DSP들(DSP 1(330) 내지 DSP 7(390) 각각의 리셋 및 OFF신호는 인에이블되어 그들은 리셋상태를 유지하게 됨과 동시에 그들 각각의 외부 버스 및 신호 라인은 고 임피던스 상태로 된다.
이와 같이, 나머지 DSP들(330∼390)의 외부 버스 및 신호 라인이 고 임피던스 상태로 되면, 제3b도를 참조하여, DSP 0(320)은 자신을 자체적으로 초기화(600)시킨후, 내장된 부트 로더(boot loader)를 이용하여 EPROM(310)으로 부터 DSP 프로그램을 자신의 내부 RAM으로 다운로딩 받는다(610). 이때, 앞에서 설명된 바와 같이 나머지 7개의 DSP(330∼390)의 외부 버스 및 신호 라인은 고 임피던스 상태로 되므로 DSP 0(320)이 다운로딩 받는데 아무런 영향을 주지 않게 된다.
한편, 제3a도를 참조하여, 1칩 컨트롤러(210)는 DSP 0(320)의 다운로딩 동안 대기한다(530). 이어, 컨트롤러(210)는 다운로딩이 완료된 후 DSP 0(320)에게 그 DSP의 번호(DSP번호는 반향 제거 시스템에 할당된 32개의 채널 중에서 각 DSP가 처리해야 할 4개의 채널을 DSP가 선택하는데 필요한 정보로서 사용됨.)를 알려 주기 위해 데이터 래치 1(231)에 DSP 0(320)의 번호를 써주고 이를 DSP 0(320)로 하여금 읽으라는 신호로서 인터럽트 래치 1(236)를 이용해 DSP 0(320)에게 인터럽트를 보낸다(540). 이때, 제3b도를 참조하여, DSP 0(320)은 자신의 다운로딩(610)이 완료된 후, 1칩 컨트롤러(210)로 부터 인터럽트를 받을 때까지 아이들(idle)상태로 대기한다(620).
DSP 0(320)은 컨트롤러(210)로 부터의 인터럽트를 받으면 데이터 래치 1(231)을 읽어서 자신의 번호를 인식한 후, 자신의 다운로딩이 성공적으로 완료되고 또한 자신의 번호도 확인했다는 것을 1칩 컨트롤러(210)에게 알리기 위해 1칩 컨트롤러(210)로 부터 제공받은 자신(320)의 번호와 동일한 값의 데이터를 데이터 래치2(232)에 쓰고 1칩 컨트롤러(210)로 인터럽트를 발생한다(630).
제3a도를 참조하여, 1칩 컨트롤러(210)는 DSP 0(320)으로 부터 인터럽트가 들어오기를 소정의 시간(t)동안 기다린다(550). 단계 550에서, DSP 0(320)으로 부터의 인터럽트를 인식하게 되면 1칩 컨트롤러(210)는 데이터 래치 2(232)에 쓰여진 데이터를 읽어서(560) 이 값이 1칩 컨트롤러(210) 자신이 데이터 래치 1(231)에 써 주었던 DSP 0(320)의 번호 값과 일치하는 지를 비교한다(570).
이때, 두 값이 일치하는 것으로 판면되면(단계 570에서 "예"이면) DSP 0(320)에 대한 다운로딩이 성공한 것이므로 다운로딩을 할 DSP가 남아 있는 지의 여부를 알기 위해 바로 직전에 다운로딩이 완료된 DSP의 번호가 8보다 작은 지의 여부를 조사한다(580). 이때 그 DSP의 번호가 8보다 작은 것으로 판명되면(단계 580에서 '예'이면) 다운로딩할 DSP가 아직 남아 있는 것이므로 DSP 1(330)의 다운로딩으로 들어 간다(590, 520∼560).
단계 570에서, 두 값이 일치하지 않는 것으로 판명되면('아니오'이면) 3번에 걸쳐서 다운로딩을 재시도한다. 3번에 거쳐서 시행한 다운로딩이 실패하면 상위 프로세서인 TSP에게 DSP 0(320)의 다운로딩 실패를 알린다(571).
다음 DSP 1(330)의 다운로딩 절차도 DSP 0(320)와 같으나 다만 이 경우에 있어서는, DSP 0(320)의 리셋 신호는 앞의 경우와 동일하게 디스에이블 상태를 유지하나 OFF신호는 인에이블 상태로 되어 그것의 외부 버스 및 신호 라인들을 고 임피던스 상태로 만들어 DSP 1(330)의 다운로딩시 데이터의 충돌이 발생하지 않도록 한다. 물론, 이때는 DSP 1(330)의 리셋 및 OFF신호는 디스에이블 상태로 되어 외부 버스 및 신호 라인들을 이용해 EPROM(310)을 액세스할 수 있고 DSP 2(340) 내지 DSP 7(390) 각각의 리셋 및 OFF신호가 인에이블되어 그들의 외부 버스 및 신호 라인들이 고 임피던스 상태로 됨으로써 DSP 1(330)이 EPROM(310)을 액세스하는데 영향을 미치지 못한다.
제4도는 다수의 DSP 중 하나가 EPROM으로 부터 DSP프로그램을 다운로딩 받을 때 각 DSP들의 리셋 및 OFF신호의 상태를 나타낸 표이다.
어느 하나의 DSP로의 다운로딩이 진행 중일 때 각 DSP들의 리셋 및 OFF신호들은 제4도의 표와 같은 상태를 유지하면서 DSP 0(320) 부터 DSP 7(390)까지 8개의 DSP가 1칩 컨트롤러(210)의 제어 하에 버스 중재 회로 없이 하나의 EPROM(310)으로 부터 순차적으로 DSP프로그램을 다운로딩 받는다.
8개의 DSP(320∼390) 모두의 다운로딩이 끝나면 1칩 컨트롤러(210)는 모든 DSP(320∼390)에게 이제 다운로딩 루틴을 벗어나 통상적인 동작(normal operation)을 시작하라는 신호로서 인터럽트 래치 1(236)을 통해 모든 DSP(320∼390)에게 두번째 인터럽트신호를 보내고(581), 각 DSP들(320∼390)은 이 인터럽트를 받으면 자신을 홀드 모드(hold mode)로 셋팅하고(650) 비로소 본래의 주 업무(main job)를 수행한다.
이와 동시에 1칩 컨트롤러(210)는 모든 DSP(320∼390)의 리셋 및 OFF신호들을 디스에이블하는 반면 그들(320∼390) 모두의 홀드(HOLD) 신호들을 인에이블하여 8개의 DSP(320∼390) 모두의 외부 버스 및 신호 라인들을 고 임피던스 상태로 만들어 준다(582). 이때, 각 DSP들(320∼390)은 홀드 모드로 되어 있기 때문에 홀드(HOLD) 신호의 인에이블/디스에이블에 상관없이 각자의 내부 RAM에 다운로딩된 DSP프로그램을 계속적으로 수행할 수 있다.
여기서는 하나의 EPROM(310)으로 부터 8개의 DSP(320∼390)가 자신들의 내부 메모리로 DSP프로그램을 다운로딩 받는 경우를 예를 들어 설명하였으나 앞에서 상세히 설명된 다운로딩 방법을 이용하여 다운로딩 받는 DSP들의 수를 늘여도 상관없다.
1칩 컨트롤러(210)와 DSP들(320∼390) 간의 통신은 크게 1칩 컨트롤러(210)에서 특정 DSP n쪽으로 정보를 전송하는 경우와 DSP n에서 1칩 컨트롤러(210) 쪽으로 정보를 전송하는 경우의 두가지로 나누어 진다.
우선, 1칩 컨트롤러(210)에서 DSP n쪽으로의 정보 전송 방법을 살펴보면 다음과 같다.
1칩 컨트롤러(210)가 DSP n에게 보낼 정보를 데이터 래치 1(231)에 쓰고 해당 DSP n이 데이터 래치 1(231)을 액세스하여 거기에 쓰여진 데이터를 읽을 수 있도록 DSP n의 홀드(HOLD) 신호를 디스에이블 시키고 인터럽트를 해당 DSP n에게 보내면 DSP n은 데이터 래치 1(231)을 읽어서 정보를 수신하고 이 정보를 제대로 수신했음을 알리기 위해 데이터 래치 2(232)에 데이터 래치 1(231)에서 얻은 정보와 똑같은 값을 써주고 1칩 컨트롤러(210)에게 인터럽트를 건다.
한편, 1칩 컨트롤러(210)에서는 이 인터럽트를 받으면 데이터 래치 2(232)를 액세스하여 자신이 보낸 정보와 같은 지를 비교해서 같으면 통신이 제대로 이루어 졌다고 보고 DSP n의 홀드(HOLD)신호를 다시 인에이블하여 DSP n의 외부 버스 및 신호 라인을 다시 고 임피던스 상태로 만든 다음 통신 루틴을 빠져 나오고, 만약에 DSP로 부터 인터럽트가 오지 않거나 비교한 값이 같지 않으면 재차 시도해 보고 여기서도 오류가 발생하면 DSP n의 홀드(HOLD)신호를 다시 인에이블하여 그의 외부 버스 및 신호 라인을 고 임피던스 상태로 만든 다음 TSP에게 DSP n의 이상을 알린 후, 통신 루틴을 벗어 난다.
이와는 반대로, 해당 DSP n에서 1칩 컨트롤러(210)에게 정보를 보내는 경우를 살펴 보면 다음과 같다.
전송한 정보를 가지고 있는 DSP n은 1칩 컨트롤러(210)에게 인터럽트를 걸어 자신이 보낼 정보가 있음을 알리고 아이들(idle)상태로 들어간다. 그러면 1칩 컨트롤러(210)는 어느 DSP가 인터럽트를 보냈는 지를 알기 위해 인터럽트 인코더(240)를 액세스해서 그것을 알아낸 다음, 인터럽트를 발생한 해당 DSP n의 홀드(HOLD)신호를 디스에이블 시키고 DSP n에게 정보를 보내도 된다는 뜻의 정보를 데이터 래치 1(231)에 쓴 후 인터럽트 래치 2(237)를 통해 해당 DSP n에 인터럽트를 보내면 DSP n은 1칩 컨트롤러(210)의 인터럽트에 의해 아이들 상태에서 빠져 나와 데이터 래치 1(231)을 액세스하여 거기에 쓰여진 정보를 읽어 자신의 정보전송을 허가하는 내용을 확인하고 데이터 래치 2(232)에 보내고자 하는 정보를 쓴 후 1칩 컨트롤러(210)에게 자신이 정보를 보냈음을 알리는 인터럽트를 보낸다. 그러면 1칩 컨트롤러(210)는 데이터 래치 2(232)를 액세스하여 DSP n으로 부터의 정보를 수신하고 DSP n의 홀드 신호를 다시 인에이블시켜 외부 버스 및 신호 라인을 고 임피던스 상태로 만든 후 통신루틴을 벗어 난다.
이상에서 설명된 바와 같은 통신방법에 의하면, 다수의 DSP들이 하나의 EPROM(310)으로 부터 프로그램을 자신들의 내부 RAM에 다운로딩 받을 때나 다운로딩이 끝난 후 다수의 DSP들이 통상적인 동작을 수행하던 도중에 1집 컨트롤러(210)와 다수의 DSP들 중의 특정 하나의 DSP n간의 통신이 이루어지는 경우, 데이터의 충돌을 방지하기 위한 버스 중재 회로 없이도 DSP프로그램의 다운로딩 및 그들 간의 통신이 이루어질 수 있다.
이와 같은 방법에 의해서 DSP프로그램을 내장하기 위한 ROM과 RAM을 DSP들 각각에 할당할 필요없이 하나의 EPROM(310)만으로 충분하고 DSP프로그램이 외부 메모리에 있는 것이 아니라 DSP의 내부 RAM에 내장되기 때문에 DSP의 실행 속도면에서도 빠르고 TSP와 1칩 컨트롤러(210) 간의 통신량과 1칩 컨트롤러(210)와 다수의 DSP들 간의 통신량은 비교적 적고, 대부분의 반향 제거용 데이터 즉, PCM음성데이터의 송수신은 다수의 DSP들 각각의 직렬포트를 통해서 이루어 지고, 또한 각 DSP들을 위한 추가의 ROM 혹은 RAM이 필요없을 뿐만 아니라 버스 중재를 위한 별도의 버스 중계 회로가 필요없음으로써, 본 발명을 적용하여 반향 제거회로를 구현하면, 그 회로의 구현이 용이하면서도 소형의 제품을 생산할 수 있고 생산비를 절감할 수 있다.

Claims (1)

  1. 이동통신교환망(PLMN)의 타임 스위치 제어 프로세서(TSP)와 정보를 주고 받기 위한 버스정합수단(110)과, 상기 TSP와 반향 제거회로 간에 주고 받는 정보를 잠시 저장하는 버퍼 수단(120)과, 반향 제거를 위한 디지틀 신호 처리 프로그램을 저장하기 위한 데이터 저장수단(310)과, 이 데이터 저장수단으로 부터 상기 프로그램을 다운로딩 받아 PCM음성신호의 반향 제거기능을 수행하는 다수의 디지틀 신호 처리 수단(320∼390)과, 반향 제거와 관련된 제반의 제어기능을 수행하기 위한 제어수단(210)과, 이 제어수단의 어드레스를 입력으로서 받아 들이고 그것에 응답하여 필요한 디바이스를 선택하는 디바이스 선택수단(220)과, 상기 제어수단(210)이 상기 다수의 디지틀 신호 처리(DSP)수단을 제어하는데 필요한 제어 데이터를 래치하는 래치수단(230)과, 다수의 DSP수단 중에서 어느 DSP수단이 상기 인터럽트를 발생했는 지를 상기 제어수단이 인식할 수 있도록 소정의 데이타를 상기 제어수단으로 제공하는 인터럽트 관리 수단(240)과, 타임 스위치 장치와 PCM음성정보를 송수신하는 서브하이웨이 정합 수단(400)을 포함하는 반향 제거회로의 동작을 제어하는 방법에 있어서; 초기화가 끝난 후 래치수단을 제어하여 상기 다수의 DSP들 각각의 리셋 단자를 "로우"상태로 만들어 모든 DSP들을 리셋 상태로 유지시키는 단계(510)와, 저장수단으로 부터 DSP들중 어느 하나의 DSP에 대한 DSP프로그램의 다운로딩을 위해 해당 DSP를 리셋 상태에서 풀어 주고 상기 래치수단에 의해 해당 DSP를 제외한 나머지 DSP들이 외부 버스 및 신호 라인들을 고 임피던스 상태로 만든 후 해당 DSP에 대한 다운로딩을 개시하는 단계(520)와, 해당 DSP에 대한 다운로딩이 수행되는 동안 대기하는 단계(530)와, 해당 DSP에 대한 다운로딩이 완료되면 다운로딩 완료된 해당 DSP에게 그의 번호를 알려 주기 위해 상기 래치수단에 DSP번호를 써주고 해당 DSP에게 인터럽트를 보내는 단계(540)와, 해당 DSP로 부터 인터럽트가 들어 오기를 소정의 시간(t) 동안 기다리는 단계(550)와, 상기의 단계 550에서, 해당 DSP로 부터의 인터럽트를 인식하게 되면 상기 래치수단에 쓰여진 데이터를 읽어서(560), 그 값이 상기 DSP번호 값과 일치하는 지를 비교하는 단계(570)와, 상기의 단계 570에서, 상기 두 값이 일치하는 것으로 판명되면 해당 DSP에 대한 다운로딩이 성공한 것으로 판단하고, 아직 다운로딩되어야 할 DSP들이 남아 있는 지를 조사하는 단계(580)와, 상기의 단계 580에서, 다운로딩할 DSP가 아직 남아 있는 것으로 판명되면 다음 순서의 다른 하나의 DSP에 대한 다운로딩을 수행하기 위해 상기의 단계들(520∼560)을 수행하는 단계와, 상기의 단계 570에서, 상기 두 값이 일치하지 않는 것으로 판명되면 소정의 횟수에 걸쳐 상기의 단계들(520∼560)을 수행하여 해당 DSP에 대한 다운로딩을 재시도하는 단계와, 해당 DSP에 대한 상기 소정 횟수의 다운로딩 재시도에도 불구하고 해당 DSP에 대한 다운로딩이 실패하면 상기 TSP에게 해당 DSP의 다운로딩 실패를 알리는 단계(571)와, 상기 다수의 DSP들 모두의 다운로딩이 끝나면 상기 모든 DSP에게 이제 다운로딩 루틴을 벗어나 통상적인 동작을 시작하라는 신호로서 상기 래치수단을 통해 상기 모든 DSP에게 두번째 인터럽트 신호를 보내는 단계(581)와, 상기 모든 DSP의 리셋 및 OFF신호들을 디스에이블하는 반면 그들 모두의 홀드(HOLD) 신호들을 인에이블하여 상기 다수의 DSP들 모두의 외부 버스 및 신호 라인들을 고 임피던스 상태로 만들어 주는 단계(582)를 포함하는 것을 특징으로 하는 반향 제거회로의 제어방법.
KR1019940016752A 1994-07-12 1994-07-12 반향 제거회로의 제어 방법(Controlling Method of Echo Canceller Circuit) KR960015851B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940016752A KR960015851B1 (ko) 1994-07-12 1994-07-12 반향 제거회로의 제어 방법(Controlling Method of Echo Canceller Circuit)
US08/350,019 US5594719A (en) 1994-07-12 1994-11-29 Method for controlling echo canceller circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016752A KR960015851B1 (ko) 1994-07-12 1994-07-12 반향 제거회로의 제어 방법(Controlling Method of Echo Canceller Circuit)

Publications (2)

Publication Number Publication Date
KR960006350A KR960006350A (ko) 1996-02-23
KR960015851B1 true KR960015851B1 (ko) 1996-11-22

Family

ID=19387823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016752A KR960015851B1 (ko) 1994-07-12 1994-07-12 반향 제거회로의 제어 방법(Controlling Method of Echo Canceller Circuit)

Country Status (2)

Country Link
US (1) US5594719A (ko)
KR (1) KR960015851B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784361A (en) * 1997-01-31 1998-07-21 Coherent Communications Systems Corp. Bi-directional asynchronous telecommunication audio signal processing
US7512149B2 (en) * 2003-04-23 2009-03-31 At & T Intellectual Property Ii, L.P. Bit and power allocation scheme for full-duplex transmission with echo cancellation in multicarrier-based modems
US6678254B1 (en) 1999-05-03 2004-01-13 Nortel Networks Limited Method and communication device for optimizing echo cancellation
KR20010084648A (ko) * 2000-02-28 2001-09-06 윤종용 음성사서함시스템의 반향제거 기능을 구비한 음성인식장치및 반향제거 방법
US7151803B1 (en) 2002-04-01 2006-12-19 At&T Corp. Multiuser allocation method for maximizing transmission capacity
US7218730B2 (en) * 2003-08-13 2007-05-15 International Business Machines Corporation System and method for analysis and filtering of signals in a telecommunications network
WO2018006856A1 (zh) * 2016-07-07 2018-01-11 腾讯科技（深圳）有限公司 一种回声消除的方法及终端、计算机存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554417A (en) * 1983-02-04 1985-11-19 At&T Bell Laboratories Tandem adaptive echo canceler arrangement
US5142677A (en) * 1989-05-04 1992-08-25 Texas Instruments Incorporated Context switching devices, systems and methods
US5177734A (en) * 1988-05-02 1993-01-05 Itt Corporation Multirate wire line modem apparatus
US5157653A (en) * 1990-08-03 1992-10-20 Coherent Communications Systems Corp. Residual echo elimination with proportionate noise injection
JPH04248642A (ja) * 1991-01-18 1992-09-04 Kenneth W Iobst メモリ集積回路のｐｉｍチップおよびその制御方法
US5307505A (en) * 1992-05-05 1994-04-26 The United States Of America As Represented By The Secretary Of The Navy Rapid reprogramming terminal
US5452289A (en) * 1993-01-08 1995-09-19 Multi-Tech Systems, Inc. Computer-based multifunction personal communications system
US5453986A (en) * 1993-01-08 1995-09-26 Multi-Tech Systems, Inc. Dual port interface for a computer-based multifunction personal communication system

Also Published As

Publication number Publication date
KR960006350A (ko) 1996-02-23
US5594719A (en) 1997-01-14

Similar Documents

Publication Publication Date Title
CA1191641A (en) Processor facilities for integrated packet and voice switching
KR960015851B1 (ko) 반향 제거회로의 제어 방법(Controlling Method of Echo Canceller Circuit)
US5311510A (en) Data storing system for a communication control circuit
GB2240905A (en) Telephone or data switching system with variable protocol inter-office communication
KR100298494B1 (ko) 사설 교환기에서 디이씨티 라인 카드의 외부 핸드오버 처리 방법
KR970003981B1 (ko) 반향 제거기의 제어 회로 및 그 방법
US5210747A (en) Communications controller for use with a computer and a plurality of isdn terminals
US6741588B1 (en) Elimination of operational loop-around trunks
JPH0243846A (ja) 回線終端装置
US6320949B1 (en) Method for duplicating calls of remote multiple subscribers
JPS61281797A (ja) ホ−ムバス制御装置
US4520452A (en) Memory selection in a multiple line adapter organization
JP3367707B2 (ja) 構内電話交換機
JPH0583938B2 (ko)
JPH0828897B2 (ja) 交換機のマルチプロセッサ中央制御装置
JPH1168786A (ja) 通信装置及びアドレス設定方法
JPH0775158A (ja) Ｍｃａ方式移動通信の通話チャネル設定方法
KR970003980B1 (ko) 이동통신 교환망에서의 반향 제거 회로
JP3128922B2 (ja) 交換機の時分割スイッチ制御装置
CN114968897A (zh) 一种通信的方法、网络设备和存储介质
CN116521264A (zh) 串口配置方法、装置、通信模组及存储介质
JPS5911094A (ja) ボタン電話装置における運用デ−タメモリのアクセス方式
JP2837462B2 (ja) 電子交換システムにおけるグループ着信サービス制御方法
JPH0234518B2 (ko)
KR910006318B1 (ko) 사설 교환시스템에서 국선 발신 충돌 방지방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081104

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee