KR960015498B1 - 반도체 소자의 비아 플러그 형성방법 - Google Patents
반도체 소자의 비아 플러그 형성방법 Download PDFInfo
- Publication number
- KR960015498B1 KR960015498B1 KR1019930016645A KR930016645A KR960015498B1 KR 960015498 B1 KR960015498 B1 KR 960015498B1 KR 1019930016645 A KR1019930016645 A KR 1019930016645A KR 930016645 A KR930016645 A KR 930016645A KR 960015498 B1 KR960015498 B1 KR 960015498B1
- Authority
- KR
- South Korea
- Prior art keywords
- bonding layer
- tungsten
- forming
- via plug
- via hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 28
- 239000010937 tungsten Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 210000001747 pupil Anatomy 0.000 description 2
- 230000008467 tissue growth Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용없음
Description
제1도는 종래의 방법에 의해 비아 플러그용 텅스텐이 증착된 상태를 도시한 단면도.
제2도 및 제3도는 상기 제1도의 텅스텐을 전면 식각할때 나타나는 비아 플러그의 문제점을 설명하기 위해 도시한 단면도.
제4A도 내지 제4E도는 본 발명에 의한 반도체 소자의 비아 플러그를 형성하는 단계를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1,10 : 콘택 기판 2,12 : 산화막
3,14 : 비아홀(또는 콘택홀) 4 : 접합층
5,15 : 텅스텐 6 : 결함
7,7a,16 : 비아플러그 11 : 제1접합층
13 : 제2접합층 17 : 금속층
본 발명은 반도체 소자의 비아 플러그(Via Plug) 형성방법에 관한 것으로, 특히 비아 홀(Via Hole) 저면에만 접합층(Glue Layer)을 형성시켜 텅스텐(W)이 비아 홀 저면으로부터 성장되게 하므로써, 텅스텐의 조직이 종래공정과 달리하여 조밀하게 되어 비아 플러그의 특성을 향상시킬 수 있는 반도체 소자의 비아 플러그 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 제조시 이격된 영역간의 접속 또는 전극의 인출을 위해 다수의 비아 홀(또는 콘택 홀)을 형성하는데, 반도체 소자의 고집적화 추세로 비아 홀의 크기는 작아지고 애스팩트 비(aspect ratio)가 증가하게 되어 비아 홀에 텅스텐 등으로 비아 플러그를 형성한다.
종래의 텅스텐을 이용한 비아 플러그 형성방법은 비아 홀을 형성한 후 비아 홀 전체 표면에 접합층을 증착한 다음 텅스텐을 증착하고 전면 식각하는 방법으로 비아 홀 내부에 비아 플러그를 형성하였으나, 텅스텐이 비아 홀의 측벽 및 저면으로부터 성장됨에 따라 비아 홀 중심부분에서 동공이 유발되었고, 성장조직이 약하게 되어 전면식각시 비아 플러그의 특성을 저하시키는 문제점이 있다.
이를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래의 방법으로 성장된 텅스텐을 도시한 단면도이고, 제2도 및 제3도는 상기 제1도의 텅스텐을 전체적으로 식각하여 비아 플러그를 형성할 때의 문제점을 설명하기 위한 단면도로서, 제1도는 실리콘 기판 또는 금속층의 콘택 기판(1)상에 산화막(2)을 두껍게 형성한 후 콘택 마스크를 이용하여 비아 홀(또는 콘택홀)(3)을 형성하고, 상기 비아 홀(3) 및 산화막(2) 상부에 전반적으로 접합층(4)을 형성하고, LPCVD 반응기로 상기 접합층(4) 상부에 팅스덴(5)을 증착한 상태를 도시한 것이다.
여기서, 비아 홀(3)의 중심부분에 동공(Void)등의 결함(6)이 발생하게 되는데, 이러한 결함(6)의 발생은 텅스텐의 조직 성장방향이 다르기 때문이다. 즉, 텅스텐이 비아 홀(3) 저면과 측면부의 접합층(4)으로부터 각기 동시에 성장하드록 텅스텐의 자체 성장 방향이 달라 동공을 유발한다.
제2도는 제1도의 텅스텐(5)을 과도 식각한 경우 비아 홀(3) 중심부분이 빨리 식각되면서 하부의 콘택 기판(1)이 손상당한 상태를 도시한 것이고, 제3도는 제1도의 상태하에시 텅스텐(5)을 전면 식각하여 비아 플러그(7a)를 형성하였으나 비아 홀(3) 중심부분의 결함(6)으로 비아 플러그(7a)의 표면이 불량한 상태를 도시한 것이다.
다수의 비아 홀이 형성된 상태에서 홀 깊이가 얕을 경우 제2도와 같이 과도 식각이 되며, 홀 깊이가 깊더라도 비아 플러그의 표면이 불량하여 후공정의 금속층 형성시 접속불량등을 초래하여 반도체 소자의 특성을 저하시키는 문제가 있다.
따라서, 본 발명은 비아 플러그의 문제점을 해결하기 위하여, 비아 홀 저면에만 접합층을 형성시켜 텅스텐이 비아 홀 저면으로부터 성장되게 하므로써, 텅스텐의 조직을 조직화시켜 비아 플러그의 특성을 향상시킬 수 있도록 한 반도체 소자의 비아 플러그 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 비아 플러그 형성방법은 소정의 금속층과 콘택될 실리콘 기판 또는 금속층의 콘택 기판(10)상에 제1접합층(11)을 얇게 형성하는 단계와, 상기 제1접합충(11) 상부에 산화막(12)을 두껍게 증착한 후, 상기 산화막(12) 상부에 제2접합층(13)을 얇게 형성하는 단계와, 상기 단계로부터 콘택 마스크를 이용하여 상기 제2접합층(13) 및 산화막(12)을 하부의 제1접합층(11)이 노출될 때까지 식각하여 비아 홀(14)을 형성하는 단계와, 상기 비아 홀(14) 및 제2접합층(13) 상부에 비아 플러그용 텅스텐(15)을 증착하는 단계와, 상기 텅스텐(15)을 블랭켓 에치 백 공정으로 전면식각하여 비아 홀(14)내에 비아플러그(16)를 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제4A도 내지 제4E도는 본 발명에 의한 반도체 소자의 비아 플러그를 형성하는 단계를 도시한 단면도로서, 제4A도는 다른 금속층과 콘택될 실리콘 기판 또는 금속층의 콘택 기판(10)에 제1접합층(11)을 얇게 형성한 상태를 도시한 것으로, 상기 제1접합층(11)은 PVD 반응기로 TiN을 1000Å정도의 두께로 증착한다.
제4B도는 상기 제1접합층(n) 상부에 산화막(12)을 두껍게 증착한 후, 상기 산화막(12) 상부에 제2접합층(13)을 얇게 형성한 상태를 도시한 것으로, 상기 제2접합층(13)은 PVD 반응기로 TiN을 700Å 정도의 두께로 증착한다.
제4C도는 콘택 마스크를 이용하여 상기 제2접합층(13) 및 산화막(12)을 하부의 제1접합층(11)이 노출될때까지 식각하여 측벽에는 접합층이 형성되지 않은 비아 홀(또는 콘택 홀)(14)을 형성한 상태를 도시한 것으로, 상기 비아 홀(또는 콘택 홀)(14)은 RIE 반응기로 형성시킨다.
제4D도는 상기 비아 홀(또는 콘택 홀)(14) 및 제2접합층(13) 상부에 비아 플러그용 텅스텐(15)을 증착한 상태를 도시한 것으로, 상기 텅스텐(15)은 LPCVD 반응기로 WF6, SiH4, H2등의 반응기체와 250∼400℃의 온도하에서 증착한다.
여기서, 상기 제1 및 제2접합층(11 및 13)은 증착된 텅스텐(15)의 접합을 견고히 하며, 또한 비아 홀(또는 콘택 홀)(14) 저면부를 이루는 제1접합층(11)은 텅스텐(l5)의 자체 성장 모폴러지를 변화시켜 텅스텐의 조직 성장방향을 한 방향으로 성장되게 하므로써 비아 홀(또는 콘택 홀)(l4) 중심부분에 발생되는 결함을 제거할 수 있다.
제4E도는 상기 텅스텐(15)을 블랭켓 에치 백(Blanket Etch Back) 공정으로 전면식각하여 비아 홀(또는 콘택 홀)(14)내에 비아 플러그(16)를 형성하고, 상기 비아 플러그(16)에 접속되도록 금속층(17)을 형성한 상태를 도시한 것이다.
본 발명에 의하면, 비아 홀(또는 콘택 홀) 저면에만 접합층을 형성시켜 팅스텐이 비아 홀 저면으로부터 성장되게 하여 텅스텐의 조직이 조밀하게 형성되도록 하므로써, 비아 홀 내에 형성되는 비아 플러그의 특성을 향상시킨다.
Claims (2)
- 반도체 소자의 비아 플러그 형성방법에 있어서, 소정의 금속층과 콘택될 실리콘 기판 또는 금속층의 콘택 기판(10)상에 제1접합층(11)을 얇게 형성하는 단계와, 상기 제1접합층(11) 상부에 산화막(12)을 두껍게 증착한 후, 상기 산화막(12) 상부에 제2접합층(13)을 얇게 형성하는 단계와, 상기 단계로부터 콘택 마스크를 이용하며 상기 제2접합층(13) 및 산화막(12)을 하부의 제1접합층(11)이 노출될 때까지 식각하여 비아 홀(14)을 형성하는 단계와, 상기 비아 홀(14) 및 제2접합층(13) 상부에 비아 플러그용 텅스덴(15)을 증착하는 단계와, 상기 텅스텐(15)을 블랭켓 에치 백 공정으로 전면식각하여 비아 홀(14)내에 비아 플러그(16)를 형성하는 단계로 이루어지는 것을 특징으르 하는 반도체 소자의 비아 플러그 형성방법.
- 제1항에 있어시, 상기 제1접합층(11) 및 제2접합층(13)은 PVD 반응기로 TiN을 각각 1000Å 및 700Å두께로 증착한 것을 특징으로 하는 반도체 소자의 비아 플러그 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016645A KR960015498B1 (ko) | 1993-08-26 | 1993-08-26 | 반도체 소자의 비아 플러그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930016645A KR960015498B1 (ko) | 1993-08-26 | 1993-08-26 | 반도체 소자의 비아 플러그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950006994A KR950006994A (ko) | 1995-03-21 |
| KR960015498B1 true KR960015498B1 (ko) | 1996-11-14 |
Family
ID=19361988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930016645A KR960015498B1 (ko) | 1993-08-26 | 1993-08-26 | 반도체 소자의 비아 플러그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015498B1 (ko) |
-
1993
- 1993-08-26 KR KR1019930016645A patent/KR960015498B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950006994A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509249A (en) | Method for fabricating isolation region in semiconductor devices | |
| US5604149A (en) | Method of and device for isolating active areas of a semiconducor substrate by quasi-plane shallow trenches | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| US5565376A (en) | Device isolation technology by liquid phase deposition | |
| US5453395A (en) | Isolation technology using liquid phase deposition | |
| KR960006976B1 (ko) | 반도체 소자의 필드 산화막 제조 방법 | |
| US5683938A (en) | Method for filling contact holes with metal by two-step deposition | |
| US5641704A (en) | Method of isolating active areas of a semiconductor substrate by shallow trenches and narrow trenches | |
| KR960015498B1 (ko) | 반도체 소자의 비아 플러그 형성방법 | |
| KR960011859B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| US5804504A (en) | Method for forming wiring of semiconductor device | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| JP3231754B2 (ja) | 半導体装置の製造方法 | |
| KR100431299B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR940010323B1 (ko) | 반도체 장치의 제조방법 | |
| JP2946555B2 (ja) | Ｃｖｄ装置とｃｖｄ方法 | |
| KR20000003647A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR0175518B1 (ko) | 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 | |
| EP0024222B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille SCHOTTKY autoalignée | |
| KR20040006322A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS62243342A (ja) | 半導体装置 | |
| KR950000521B1 (ko) | 반도체 소자 분리방법 | |
| KR960009978B1 (ko) | 반도체 장치의 필드산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |