KR960014529B1

KR960014529B1 - 전압발진기의 펄스감지 회로

Info

Publication number: KR960014529B1
Application number: KR1019940021208A
Authority: KR
Inventors: 김태훈
Original assignee: 엘지반도체 주식회사; 문정환
Priority date: 1994-08-26
Filing date: 1994-08-26
Publication date: 1996-10-16
Also published as: KR960009381A

Abstract

내용 없음.

Description

전압발진기의 펄스감지 회로

제1도는 종래 전압발진기의 펄스감지 회로도.

제2도는 제1도에 대한 타이밍도.

제3도는 본 발명 전압발진기의 펄스감지 회로도.

제4도는 제3도에 있어 전압레벨쉬프터부의 내부회로도.

제5도는 제3도에 대한 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 전압레벨쉬프터부 P1-P3,P11-P13 : 피모스트랜지스터

N1-N4,N11-N13 : 엔모스트랜지스터 NAND : 낸드게이트

NOR : 노아게이트 INV : 인버터

본 발명은 전압발진기의 펄스감지 회로에 관한 것으로, 특히 VBB 전압레벨을 감지하는 센서를 펄스로 동작시켜 스탠바이 전류(Standby Current)를 줄이도록 하는 전압발진기의 펄스감지 회로에 관한 것이다.

제1도는 종래 전압발진기의 펄스감지 회로도로서, 이에 도시된 바와같이 피모스트랜지스터(P1)(P2)와 엔모스트랜지스터(N1)의 게이트 공통 접속점을 접지단자(VSS)에 접속하고, 전원단자(VCC)를 상기 피모스트랜지스터(P1)의 소스에 접속하며, 상기 피모스트랜지스터(P1)의 드레인을 상기 피모스트랜지스터(P2)와 엔모스트랜지스터(N1) 및 게이트와 드레인이 접속된 엔모스트랜지스터(N2)(N3)를 차례로 통해 전원단자(VBB)에 접속하고, 상기 피모스트랜지스터(P2)와 엔모스트랜지스터(N1)의 드레인 공통 접속점을 소스가 상기 피모스트랜지스터(P1)(P2)의 소스-드레인 접속점에 접속된 피모스트랜지스터(P3)의 드레인에 접속하는 동시에 인버터(INV1)의 입력단에 접속하고, 상기 인버터(INV1)의 출력단을 상기 피모스트랜지스터(P3)의 게이트에 접속하는 동시에 인버터(INV2)를 통해 낸드게이트(NAND)의 일측입력단에 접속하며, 파워업단자(PWRUP)를 인버터(INV3)를 통해 상기 낸드게이트(NAND)의 타측입력단에 접속하여 그 낸드게이트(NAND)의 출력단을 인버터(INV4)를 통해 출력단자(OSCEN)에 접속하여 구성하며, 상기 엔모스트랜지스터(N1)(N2)(N3)는 전원전압(VBB)이 -3Vr일 경우 턴-온 되도록 구성한다.

또한, 제2도는 상기한 종래 전압발진기의 펄스감지 타이밍을 나타낸 것으로, 이를 참조하여 종래 기술의 동작을 설명하면 다음과 같다.

먼저, 외부에서 전원전압(VCC)이 제2도의 (가)와 같이 인가되면, 파워업신호(PWRUP)는 제2도의 (나)와 같이 상기 전원전압(VCC)을 따라 증가하다가 전원전압(VCC)이 일정한 레벨을 유지하는 시점에서 그라운드(접지)레벨로 떨어지게 된다.

이때, 피모스트랜지스터(P1)(P2)는 접지레벨(VSS)에 의해 항상 턴 온된 상태이므로 A 노드의 전압은 전원전압(VCC)레벨과 같은 하이(H)레벨이 되고, 이 하이(H) 레벨은 인버터(INV1)(INV2)를 통해 B 노드를 거쳐 낸드게이트(NAND)의 일측입력단으로 인가된다.

한편, 상기 로우(L) 레벨의 파워업신호(PWRUP)가 인버터(INV3)를 통해 하이(H) 레벨로 반전되어 상기 낸드게이트(NAND)의 타측입력단으로 인가되므로 상기 낸드게이트(NAND)는 두 입력이 모두 하이(H)상태가 되어 그 출력은 로우(L)가 되고, 이 신호는 인버터(INV4)를 통해 하이(H)로 반전된 후 출력단자(OSCEN)로 제2도의 (다)와 같이 출력되어 오실레이터(Oscillator)를 동작시켜 마이너스펌핑을 시작하게 된다.

이에따라, 전원전압(VBB)은 제2도의 (라)와 같이 (-)레벨로 떨어지게 된다.

이와같이 전원전압(VBB)이 (-)레벨로 내려가 -3V_T가 되면, 엔모스트랜지스터(N3)가 턴 온되어 엔모스트랜지스터(N1)(N2)(N3)를 통해 전류가 흐르게 되고, A 노드의 전압은 로우(L) 레벨이 된다.

그러면 낸드게이트(NAND)의 입력은 로우(L), 하이(H)가 되어 그 출력은 하이(H) 레벨이 되므로 출력단자(OSCEN)는 제2도의 (라)와 같이 로우(L) 레벨이 된다.

이때부터 상기 피모스트랜지스터(P1)(P2)와 엔모스트랜지스터(N1)(N2)(N3)를 통해 전류(Ivbb)가 흐르게 되어 스탠바이 전류(Standby)가 증가하게 된다.

한편, 상기 전원전압(VBB)은 상기 모스트랜지스터들의 정션(Junction)에서 흐르는 누설(leakage)성분뿐만 아니라 전류(Ivbb)에 의해서 증가하게 되는데, 이때 제2도의 (라)와 같이 원하는 전원전압(VBB)의 범위 보다 높아지면 상기 엔모스트랜지스터(N1)(N2)(N3)가 턴 오프되어 A 노드의 전압은 하이(H)가 되고, 낸드게이트(NAND)의 두 입력이 하이(H)가 되므로 그 출력은 로우(L)가 된다.

이에 따라, 출력단자(OSCEN)는 하이(H) 상태가 되어 오실레이터(Oscillator)와 펌프(Pump)가 동작하게 된다.

그러나, 상기와 같이 종래 전압발진기의 펄스감지 회로는 전류(Ivbb)가 전류패스를 통하여 계속해서 기판으로 인가되어 전압(VBB)레벨을 상승하게 만들어 오실레이터(Oscillator)와 펌프(Pump)가 자주 동작하게 되어 스탠바이 전류(Standby Current)가 증가하게 된다.

또한, 제1도에 있어서, 노드 A의 전압은 오랫동안 인버터(INV1)의 트랩 포인트 근처에 머물면서 전압(VBB)를 감지하므로 인버터(INV1)의 오버랩 전류(Overlap Current)가 발생하는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 전압(VBB)이 발생되면 센서를 통해서 흐르는 전류패스를 주기적으로 짧은 구간 동안만 열어서 그 전원전압(VBB)레벨을 감지하여 전류(Ivbb)로 인해 전원전압(VBB)이 상승하는 것을 방지토록 하고 펌핑을 긴 시간동안 동작시켜 스탠바이 전류를 줄일 수 있도록 하는 전압발진기의 펄스감지 회로를 제공함에 목적이 있는 것으로, 이를 첨부한 도면을 실시예로 하여 상세히 설명하면 다음과 같다.

제3도는 본 발명 전압발진기의 펄스감지 회로도로서, 이에 도시한 바와같이 피모스트랜지스터(P1)(P2)와 엔모스트랜지스터(N1)의 게이트 공통 접속점을 접지단자(VSS)에 접속하고, 전원전압단자(VCC)를 상기 피모스트랜지스터(P1)의 소스에 접속하여 그 피모스트랜지스터(P1)의 드레인을 피모스트랜지스터(P2)(P3)의 소스 공통 접속점에 접속하고, 상기 피모스트랜지스터(P2)(P3)의 드레인 공통 접속점을 상기 엔모스트랜지스터(N1)의 드레인에 접속하여 그 엔모스트랜지스터(N1)의 소스를 게이트와 드레인이 접속된 엔모스트랜지스터(N1)(N2) 및 엔모스트랜지스터(N4)를 차례로 통해 전원전압단자(VBB)에 접속하고, 상기 피모스트랜지스터(P2)(P3)와 엔모스트랜지스터(N1)의 드레인 공통 접속점을 낸드게이트(NAND1)의 일측입력단에 접속하여 그 낸드게이트(NAND1)의 출력단을 상기 피모스트랜지스터(P3)의 게이트에 접속하는 동시에 인버터(INV1)의 입력단에 접속하며, 상기 인버터(INV1)의 출력단을 파워업단자(PWRUP)단자가 인버터(INV2)를 통해 타측입력단에 접속된 낸드게이트(NAND2)의 일측입력단에 접속하는 동시에 발진펄스단자( GENPULSE)가 타측입력단에 접속된 노아게이트(NOR)의 일측입력단에 접속하고, 상기 낸드게이트(NAND2)의 출력단을 인버터(INV3)을 통해 출력단자(OSCEN)에 접속하며, 상기 노아게이트(NOR)을 출력단을 인버터(INV4)를 통해 상기 낸드게이트(NAND1)의 타측입력단에 접속하는 동시에 상기 엔모스트랜지스터(N4)의 온/오프를 제어하는 전압레벨쉬프터부(10)의 입력단에 접속하여 구성하며, 상기 엔모스트랜지스터(N1)(N2)(N3)는 전원전압(VBB)이 -3Vr일 경우 턴-온 되도록 구성하고, 또한 본 발명은 상기 발진펄스(GENPULSE)의 주기를 10μsec 이상으로 길게 하며 액티브펄스폭이 80nsec 이하로 되도록 발진기(Generator)를 두어 전원전압(VBB)레벨 감지 센서를 구동하도록 구성한다.

한편, 제4도는 본 발명에 따른 전압레벨쉬프터부(10)의 내부 회로도로서, 이에 도시한 바와같이 입력단(IN)이 직접 피모스트랜지스터(P11)의 게이트에 접속되는 동시에 인버터(INV11)를 통해서는 피모스트랜지스터(P12)의 게이트에 접속되고, 상기 피모스트랜지스터(P11)(P12)의 드레인이 소스에 전원전압(VBB)이 접속된 엔모스트랜지스터(N11)(N12)의 드레인에 각기 접속되는 동시에 상기 엔모스트랜지스터(N12)(N11)의 게이트에 접속되며, 상기 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)의 드레인 공통 접속점은 피모스트랜지스터(P13)와 엔모스트랜지스터(N13)의 게이트에 접속되고, 상기 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)의 드레인 공통 접속점이 출력단자(OUT)에 접속되어 구성되는 것으로, 상기 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)의 소스에는 각각 접지단자(VSS)와 전원전압단자(VBB)가 접속된다.

또한, 제5도는 본 발명 전압발진기의 펄스감지 회로의 타이밍도를 나타낸 것으로, 상기한 제3도 내지 제5도를 참조하여 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.

먼저, 외부에서 전원전압(VCC)이 제5도의 (가)와 같이 인가되면, 파워업신호(PWRUP)는 제5도의 (나)와 같이 상기 전원전압(VCC)을 따라 증가하다가 전원전압(VCC)이 일정한 레벨을 유지하는 시점에서 그라운드(접지)레벨로 떨어지게 된다.

이때, 피모스트랜지스터(P1)(P2)는 접지레벨(VSS)에 의해 항상 턴 온된 상태이므로 A 노드의 전압은 전원전압(VCC)레벨과 같은 하이(H)레벨이 되고, 이 하이(H)레벨은 낸드게이트(NAND1)의 일측입력단으로 인가된다.

이때, 상기 낸드게이트(NAND1)의 타측입력단으로 하이(H) 레벨이 인가된다고 하면, 그 낸드게이트(NAND1)의 출력은 로우(L) 레벨이 되고 이는 인버터(INV1)를 통해 제5도의 (라)와 같이 하이(H)상태로 반전되어 낸드게이트(NAND2)의 일측입력단과 노아게이트(NOR)의 일측입력단으로 인가된다.

한편, 상기 로우(L) 레벨의 파워업신호(PWRUP)가 인버터(INV2)를 통해 하이(H) 레벨로 반전되어 상기 낸드게이트(NAND2)의 타측입력단으로 인가되므로 상기 낸드게이트(NAND2)는 두 입력이 모두 하이(H)상태가 되어 그 출력은 로우(L)가 되고, 이 신호는 인버터(INV3)를 통해 하이(H)로 반전된 후 출력단자(OSCEN)로 제5도의 (바)와 같이 출력되어 오실레이터(Oscillator)를 동작시켜 마이너스펌핑을 시작하게 된다.

이에따라, 전원전압(VBB)은 제2도의 (마)와 같이 (-)레벨로 떨어지게 된다.

이와같이 전원전압(VBB)이 (-)레벨로 내려가 -3Vr가 되면, 엔모스트랜지스터(N3)가 턴 온되어 엔모스트랜지스터(N1)(N2)(N3)를 통해 전류가 흐르게 되고, A 노드의 전압은 로우(L) 레벨이 된다.

그러면 낸드게이트(NAND1)의 출력은 하이(H) 레벨이 되므로 인버터(INV1)에서 출력되는 피드백신호(FDDVBB)는 제5도의 (라)와 같이 로우(L) 레벨이 된다.

이때, 발진펄스신호(GENPULSE)가 제5도의 (다)와 같이 로우(L) 상태이면, 노아게이트(NOR)의 출력은 하이(H) 레벨이 되어 인버터(INV4)를 통해 로우(L)상태로 반전된 후 낸드게이트(NAND1)로 인가되므로 상기 낸드게이트(NAND1)의 출력은 하이(H) 레벨되고, 이에따라 낸드게이트(NAND2)의 출력은 하이(H)상태가 된다.

이 하이(H) 레벨은 인버터(INV3)을 통해 출력단자(OSCEN)로 제5도의 (바)와 같이 로우(L) 레벨로 출력되는 오실레이터(Oscillator)의 동작을 멈추게 한다.

한편, 상기 인버터(INV4)에서 출력되는 로우(L) 레벨은 전압레벨쉬프터부(10)의 입력단(IN)으로 인가되므로 피모스트랜지스터(P11)는 턴 온되고, 피모스트랜지스터(P12)는 턴 오프된다.

이에따라 엔모스트랜지스터(N13)가 턴 온되어 출력단자(OUT)로 전원전압(VBB)레벨이 인가되어 제3도의 엔모스트랜지스터(N4)가 턴 오프되므로 전류패스가 형성되지 않아 전류(Ivbb)는 흐르지 않게 된다.

이후, 발진펄스신호(GENPULSE)가 제5도의 (다)와 같이 하이(H) 레벨로 되면, 상기 인버터(INV4)의 출력은 하이(H) 레벨이 되어 상기 전압레벨쉬프터부(10)의 피모스트랜지스터(P12)는 턴 온되고 피모스트랜지스터(P11)는 턴 오프된다.

이에따라 제4도에서 보는 바와같이 엔모스트랜지스터(N11)가 턴 온되고 엔모스트랜지스터(N12)는 턴오프되어 상기 피모스트랜지스터(P13)와 엔모스트랜지스터(N13)의 게이트에 전원전압(VBB)레벨이 인가되므로 상기 전압레벨쉬프터부(10)에서 상기 엔모스트랜지스터(N4)의 게이트로 인가되는 전압은 그라운드(접지)레벨(VSS)이 되고, 그 상기 엔모스트랜지스터(N4)가 턴 온되어 센서가 동작하여 전원전압(VBB)레벨을 센싱하기 시작한다.

이때, 만약 상기 전원전압(VBB)레벨이 정해진 전원전압(VBB)레벨을 벗어났을 경우에는 상기 엔모스트랜지스터(N4)가 오프되어 A 노드의 전압은 하이(H) 상태로 되면 인버터(INV1)에서 출력되는 피드백(FEEDVBB)신호와 출력단자(OSCEN)의 출력신호가 하이(H) 레벨로 되어 오실레이터(Oscillator)가 동작된다.

이 경우 상기 발진펄스신호(GENPULSE)가 80nsec를 지나 로우(L) 상태가 되더라도 피드백신호(FEEDVBB)가 하이(H) 레벨로 있으므로 원하는 레벨의 전원전압(VBB)이 될 때까지 펌핑(Pumping)동작을 한 후 A 노드가 로우(L) 레벨이 되면 이때 비로소 상기 전압레벨쉬프터부(10)의 출력에 의해 상기 엔모스트랜지스터(N4)가 턴 오프되어 전류패스를 차단하게 된다.

그러나, 발진펄스신호(GENPULSE)가 하이(H) 상태가 되었을때 상기 전원전압(VBB)레벨이 정해진 전원전압(VBB)레벨 범위에 있을 경우에는 상기 엔모스트랜지스터(N4)가 턴 온되어 A 노드의 전압상태가 곧바로 로우(L) 상태로 되므로 출력단자(OSCEN)는 제5도의 (바)와 같이 80nsec 보다 짧은 펄스로 동작된다.

즉, 이때에는 80nsec 동안만 상기 엔모스트랜지스터(N4)가 온되어 전류패스가 형성되어 전류가 흐르게 된다.

또한 셀프 리프레쉬 모드(Self Refresh Mode)를 사용하는 메모리 장치에서는 이 모드를 사용할때 발진펄스신호발생기의 동작을 멈추고 내부 IRAS 신호로 대치하여 사용할 수도 있다.

이때, 오실레이터의 주기를 최소한 80nsec 이상으로 사용해야 하며 그렇지 않을 경우 전원전압(VBB)은 계속해서 마이너스(-)값으로 내려가게 되는 원인이 된다.

한편, 본 발명에서는 전원전압(VBB)발진기의 센서를 설명하고 있으나 본 발명에 있어 워드라인(Word Line)이나 아우트 버퍼(Dout Buffer)에서 문턱전압(Vr)의 드롭(Drop)을 막기 위해 사용되는 VPP 발진기의 센서에서 사용할 수 있다.

이상에서 설명한 바와같이 본 발명은 전원전압(VBB)이 생성된 후에 센서를 통해서 흐르는 전류패스를 주기적으로 짧은 구간동안만 열어서 전원전압을 센싱하므로 전원전압(VBB)센서를 통해서 흐르는 전류(Ivbb)로 인해 전원전압(VBB)이 상승하는 것을 방지할 수 있으며 이에따라 펌핑이 더욱 긴 시간마다 동작됨으로써 스탠바이 전류(Standby Current)를 현저히 줄일 수 있는 효과가 있다.

Claims

피모스트랜지스터(P1)(P2)와 엔모스트랜지스터(N1)의 게이트 공통 접속점을 접지단자(VSS)에 접속하고, 전원전압단자(VCC)를 상기 피모스트랜지스터(P1)의 소스에 접속하여 그 피모스트랜지스터(P1)의 드레인을 피모스트랜지스터(P2)(P3)의 소스 공통 접속점에 접속하고, 상기 피모스트랜지스터(P2)(P3)의 드레인 공통 접속점을 상기 엔모스트랜지스터(N1)의 드레인에 접속하여 그 엔모스트랜지스터(N1)의 소스를 게이트와 드레인이 접속된 엔모스트랜지스터(N2)(N3) 및 엔모스트랜지스터(N4)를 차례로 통해 전원전압단자(VBB)에 접속하고, 상기 피모스트랜지스터(P2)(P3)와 엔모스트랜지스터(N1)의 드레인 공통 접속점을 낸드게이트(NAND1)의 일측입력단에 접속하여 그 낸드게이트(NAND1)의 출력단을 상기 피모스트랜지스터(P3)의 게이트에 접속하는 동시에 인버터(INV1)의 입력단에 접속하며, 상기 인버터(INV1)의 출력단을 파워업단자(PWRUP)단자가 인버터(INV2)를 통해 타측입력단에 접속된 낸드게이트(NAND2)의 일측입력단에 접속하는 동시에 발진펄스단자( GENPULSE)가 타측입력단에 접속된 노아게이트(NOR)의 일측입력단에 접속하고, 상기 낸드게이트(NAND2)의 출력단을 인버터(INV3)을 통해 출력단자(OSCEN)에 접속하며, 상기 노아게이트(NOR)을 출력단을 인버터(INV4)를 통해 상기 낸드게이트(NAND1)의 타측입력단에 접속하는 동시에 상기 엔모스트랜지스터(N4)의 온/오프를 제어하는 전압레벨쉬프터부(10)의 입력단에 접속하여 구성한 것을 특징으로 하는 전압발진기의 펄스감지 회로.
제1항에 있어서, 전압레벨쉬프터부는 입력단(IN)이 직접 피모스트랜지스터(P11)의 게이트에 접속되는 동시에 인버터(INV11)를 통해서는 피모스트랜지스터(P12)의 게이트에 접속되고, 상기 피모스트랜지스터(P11)(P12)의 드레인이 소스에 전원전압(VBB)이 접속된 엔모스트랜지스터(N11)(N12)의 드레인에 각기 접속되는 동시에 상기 엔모스트랜지스터(N12)(N11)의 게이트에 접속되며, 상기 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)의 드레인 공통 접속점은 피모스트랜지스터(P13)와 엔모스트랜지스터(N13)의 게이트에 접속되고, 상기 피모스트랜지스터(P11)와 엔모스트랜지스터(N11)의 드레인 공통 접속점이 출력단자(OUT)에 접속되고, 상기 피모스트랜지스터(P13)와 엔모스트랜지스터(N13)의 소스에 각각 접지단자(VSS)와 전원전압단자(VBB)가 접속되어 구성되는 것을 특징으로 하는 전압발진기의 펄스감지 회로.