KR960009058Y1 - 다중동기 모니터의 수평사이즈 보상장치 - Google Patents

다중동기 모니터의 수평사이즈 보상장치 Download PDF

Info

Publication number
KR960009058Y1
KR960009058Y1 KR2019940020229U KR19940020229U KR960009058Y1 KR 960009058 Y1 KR960009058 Y1 KR 960009058Y1 KR 2019940020229 U KR2019940020229 U KR 2019940020229U KR 19940020229 U KR19940020229 U KR 19940020229U KR 960009058 Y1 KR960009058 Y1 KR 960009058Y1
Authority
KR
South Korea
Prior art keywords
horizontal size
amplifier
voltage
output
capacitor
Prior art date
Application number
KR2019940020229U
Other languages
English (en)
Other versions
KR960008991U (ko
Inventor
한성철
Original Assignee
엘지전자 주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 이헌조 filed Critical 엘지전자 주식회사
Priority to KR2019940020229U priority Critical patent/KR960009058Y1/ko
Publication of KR960008991U publication Critical patent/KR960008991U/ko
Application granted granted Critical
Publication of KR960009058Y1 publication Critical patent/KR960009058Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G09G5/227—Resolution modifying circuits, e.g. variable screen formats, resolution change between memory contents and display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

다중동기 모니터의 수평사이즈 보상장치
제1도는 종래의 수평사이즈 보상장치의 회로도.
제2도의 (가)∼(라)는 종래 수평사이즈 보상장치의 각부 출력파형도.
제3도는 본 고안의 수평사이즈 보상장치의 회로도.
제4도의 (가)∼(바)는 본 고안의 수평사이즈 보상장치의 각부 출력파형도.
* 도면의 주요부분에 대한 부호의 설명
T10 : 플라이백 트랜스 Q10 : 트랜지스터
A10, A11 : 증폭기 D10 : 다이오드
11 : 수평사이즈 제어부 12 : 증폭부
13 : 전원부 14 : 수평사이즈 보상부
15 : 레귤레이션부 16 : 중첩부
본 고안은 수평사이즈 보상장치에 관한것으로서, 특히 다중동기 모니터의 모드변화에 따라 변환하는 수평주파수에 관계없이 화면의 수평사이즈를 일정하게 유지시키며, 또한 고압의 변화에 의한 수평사이즈 변화를 일정하게 유지시키는 다중동기 모니터의 수평사이즈 보상장치에 관한 것이다.
제1도는 종래 수평사이즈 보상장치의 회로도로서, 그 구성은 다음과 같다.
입력되는 수평사이즈 제어신호를 반전시켜 출력하는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)에서 출력되는 신호를 전압강하시키는 저항(R2,R3)과, 입력되는 모드전환신호로 온 및 오프동작하는 트랜지스터(Q2)와, 상기 저항(R2,R3)을 통해 공급되는 신호를 적분하기위한 적분루프를 이루고있는 저항(R5) 및 콘덴서(C2)와, 상기 적분루프를 이루고있는 저항(R5) 및 콘덴서(C2)에서 출력되는 신호를 증폭기(A1)로 구성된다.
상기 미설명된 도면부호 R1,R4,R6∼R9는 저항이고, C1,C3는 콘덴서이다.
이와같이 구성된 종래 수평사이즈 보상장치의 동작을 도면 제1도와 제2도를 참고하여 설명하면 다음과같다.
수평사이즈 보상장치의 동작이 수평주파수의 변화에따라 다르므로 수평주파수가 낮을때와 높을때로 나누어 설명하기로한다.
먼저, 수평주파수가 낮을때를 설명하면, 도면 제2도 (가)의 A와같은 수평사이즈 제어신호가 저항(R1)과 콘덴서(C1)를 통해 트랜지스터(Q1)에 입력되고, 상기 트랜지스터(Q1)는 입력되는 수평사이즈 제어신호를 발전시켜 전항(R2,R3)으로 출력하고, 상기 저항(R2,R3)은 상기 트랜지스터(Q1)에서 반전출력되는 신호의 전압을 강하시켜 적분루프를 이루고있는 저항(R5)과 콘덴서(C2)로 출력한다.
이때, 트랜지스터(Q2)로 도면 제2도 (나)의 A와같은 로우신호의 모드전환신호가 입력되면, 상기 트랜지스터(Q2)는 오프되어 저항(R4)을 쇼트(Short)시킨다.
따라서, 상기 트랜지스터(Q1)에서 출력되어 저항(R2,R3)에서 전압강하된 신호가 저항(R4)에서 분압되지않고 곧바로 적분루프를 이루고있는 저항(R5)과 콘덴서(C2)에서 적분되어 도면 제2도 (다)의 A와같은 DC전압이 저항(R6)을 통해 증폭기(A1)의 플러스단으로 입력되고, 상기 증폭기(A1)는 저항(R7,R8,R9)에의해 결정된 증폭을로 플러스단으로 입력되는 도면 제2도 (다)의 A와같은 신호를 도면 제2도 (라)의 A와같이 증폭하여 출력함으로서 수평사이즈를 보상한다.
그리고, 수평주파수가 높을때를 설명하면, 도면 제2도 (가)의 B와같은 수평사이즈 제어신호가 저항(R1)과 콘덴서(C1)를 통해 트랜지스터(Q1)에 입력되고, 상기 트랜지스터(Q1)는 입력되는 수평사이즈 제어신호를 반전시켜 저항(R2,R3)으로 출력하고, 상기 저항(R2,R3)은 상기 트랜지스터(Q1)에서 반전출력되는 신호의 전압을 강하시켜 적분루프를 이루고있는 저항(R5)과 콘덴서(C2)로 출력한다.
이때, 트랜지스터(Q2)로 도면 제2도 (나)의 B와같은 하이신호의 모드전환신호가 입력되면, 상기 트랜지스터(Q2)는 온동작하여 상기 트랜지스터(Q1)에서 출력되어 저항(R2,R3)에서 전압강하된 신호가 저항(R4)에서 분압되도록 한다.
따라서, 상기 트랜지스터(Q1)에서 출력되어 자항(R2,R3)에서 전압강하된 신호가 저항(R4)에서 또다시 전압강하된 후 적분루프를 이루고있는 저항(R5)과 콘덴서(C2)에서 적분되어 도면 제2도 (다)의 B와같은 DC전압이 저항(R6)을 통해 증폭기(A1)의 플러스단으로 입력되고, 상기 증폭기(A1)는 저항(R7,R8,R9)에의해 결정된 증폭을로 플러스단으로 입력되는 도면 제2도 (다)의 B와같은 신호를 도면 제2도 (라)의 B와같이 증폭하여 출력함으로서 수평사이즈를 보상한다.
그러나, 종래의 수평사이즈 보상장치는 수평주파수의 변화에따라 선형적으로 보상하지 못하고 특정 주파수에 대해서만 보상이되는 문제점이 있다.
따라서, 본 고안은 상기 문제점을 해결하기위해 수평주파수의 변화에따라 가변되는 플라이백 트랜스의 입력전압을 이용하여 수평주파수의 변화에 관계없이 항상 일정한 수평사이즈를 유지하는 다중동기 모니터의 수평사이즈 보상장치를 제공함을 목적으로한다.
상기 목적달성을 위한 본 고안의 구성을 도면 제3도를 참고하여 설명하면 다음과같다.
먼저 수평사이즈 제어를 위한 펄스폭변조된 신호를 출력하는 수평사이즈 제어부(11)와, 상기 수평사이즈 제어부(11)에서 출력되는 신호를 2차적분하여 DC화한 후 증폭하여 중첩부(16)로 출력하는 증폭부(12)와, 수평주파수의 변화에 따라 가변되는 전압을 플라이백 트랜스(T10)의 입력단으로 공급하는 전원부(13)와, 상기 전원부(13)에서 출력되는 일정전압으로 고압을 발생시키는 플라이백 트랜스(T10)와, 상기플라이백 트랜스(T10)의 2차특에 유기되는 일정전압을 감지하여 중첩부(16)로 출력하는 레귤레이션부(15)와, 상기 전원부(13)에서 출력되는 일정전압을 중첩부(16)로 공급하는 수평사이즈 보상부(14)와, 상기 증폭부(12)에서 공급되는 전압과 상기 레귤레이션부(15)에서 공급되는 전압을 상기 수평사이즈 보상부(14)에서 출력되는 일정전압에따라 증폭하는 중첩부(16)로 구2성된다.
그리고, 상기 증폭부(12)는 상기 수평사이즈 제어부(11)에서 출력되는 수평사이즈 제어신호를 반전시켜 출력하는 트랜지스터(Q10)와, 상기 트랜지스터(Q10)에서 출력되는 신호를 1차적분하기위한 적분루프를 이루고있는 저항(R12) 및 콘덴서(C11)에서 1차적분된 신호를 또다시 2차적분하는 저항(R13) 및 콘덴서(C12)와, 상기 저항(R13) 및 콘덴서(C12)에서 2차적분되어 DC화된 신호를 증폭하여 중첩부(16)의 제2증폭기(A11)로 출력하는 제1증폭기(A10)로 구성되며, 상기 수평사이즈 보상부(14)는 상기 전원부(13)에서 출력되는 일정전압을 평활하는 콘덴서(C15)와, 상기 콘덴서(C15)에서 평활된 전압을 강압시키는 저항(R20,R21)으로 구성되며, 상기 레귤레이션부(15)는 상기 플라이백트랜스(T10)의 2차측에 유기되는 고압을 정류하는 다이오드(D10)와, 상기 다이오드(D10)에서 정류된 신호를 평활하는 콘덴서(C16)로 구성되며, 상기 중첩부(16)는 증폭부(12)의 제1증폭기(A10)에서 출력되는 전압과 레귤레이션부(15)에서 출력되는 전압을 수평사이즈 보상부(14)에서 출력되는 일정전압에따라 증폭하는 제2증폭기(A11)로 구성된다.
상기 미설명된 도면부호 R10∼R22은 저항이고, C10∼C16은 콘덴서이며, L10은 코일이다.
이와같이 구성된 본 고안의 동작을 도면 제3도와 제4도를 참고하여 설명하면 다음과같다.
본 고안의 수평사이즈 보상장치의 동작이 수평주파수의 변화에따라 다르므로 수평주파수가 낮을때와 높을때로 나누어 설명하기로한다.
먼저, 수평주파수가 낮을때를 설명하면, 수평사이즈 제어부(11)에서 도면 제4도 (가)의 A와같은 수평사이즈 제어신호를 증폭부(12)로 출력하면, 수평사이즈 제어신호가 상기 증폭부(12)의 저항(R10)과 콘덴서(C10)를 통해 트랜지스터 (Q10)에 입력되고, 상기 트랜지스터(Q10)는 입력되는 수평사이즈 제어신호를 반전시켜 적분루프를 이루고있는 저항(R12)과 콘덴서(C11)로 출력하고, 상기 저항(R12)과 콘덴서(C11)는 상기 트랜지스터(Q10)에서 반전 출력되는 신호를 적분하여 또다른 적분루프를 이루고있는 저항(R13)과 콘덴서(C12)로 출력하고, 상기 저항(R13)과 콘덴서(C12)는 상기 저항(R12)과 콘덴서(C11)에서 1차적분된 신호를 또다시 2차적분하여 제1증폭기(A10)로 출력한다.
또한 상기 증폭부(12)의 제1증폭기(A10)는 상기 저항(R13)과 콘덴서(C12)에서 적분되어 입력되는 도면 제4도(b)의 A와같은 신호를 저항(R15,R16,R17)에의해 결정된 소정의 증폭율로 증폭하여 저항(R18)을 통해 제2증폭기(A11)의 플러스단으로 출력한다.
이때, 플라이백 트랜스(T10)의 입력단으로는 도면 제4도의 (바)와 같이 수평주파수의 변화에따라 가변되는 전압을 출력하는 전원부(13)로부터 입력되는 입력전압이 수평주파수가 낮으므로 도면 제4도(다)의 A와같이 비교적 낮은 전압이 플라이백 트랜스(T10)의 입력단으로 입력된다.
또한, 수평사이즈 보상부(14)의 콘덴서(C15)는 전원부(13)에서 출력되어 코일(L10)을 통해 입력되는 전압을 평활하고, 저항(R20,R21)은 상기 콘덴서(C15)에서 평활된 전압을 강압시켜 중첩부(16)의 제2증폭기(A11)의 증폭율을 결정한다.
한편, 상기 플라이백 트랜스(T10)의 2차측에 유기되는 전압은 레귤레이션부(15)의 다이오드(D10)에서 정류되고, 콘덴서(C10)에서 평활된후 저항(R12)을 통해 중첩부916)의 제2증폭기(A11)의 플러스단으로 입력되어 상기 증촉부(12)의 제1증폭기(A10)에서 출력되는 전압과 중첩된다.
이에따라 상기 증폭기(16)의 제2증폭기(A11)는 상기 증폭부(12)의 제1증폭기(A10)에서 출력되는 전압과 레귤레이션부(15)에서 출력되는 전압이 중첩된 도면 제4도 (라)의 A와같은 전압을 수평사이즈 보상부(14)에서 출력된 전압으로 결정되는 소정의 증폭율로 증폭하여 도면 제4도 (마)의 A와같은 신호를 출력한다.
그리고, 수평주파수가 높을때를 설명하면, 수평사이즈 제어부(11)에서 도면 제4도 (가)의 B와같은 수평사이즈 제어신호를 증폭부(12)로 출력하면, 수평사이즈 제어신호가 상기 증폭부(12)의 저항(R10)과 콘덴서(C10)를 통해 트랜지스터(Q10)에 입력되고, 상기 트랜지스터(Q10)는 입력되는 수평사이즈 제어신호를 반전시켜 적분루프를 이루고있는 저항(R12)과 콘덴서(C11)로 출력하고, 상기 저항(R12)과 콘덴서(C11)는 상기 트랜지스터(Q10)에서 반전출력되는 신호를 적분하여 또다른 적분루프를 이루고있는 저항(R13)과 콘덴서(C12)로 출력하고, 상기 저항(R13)과 콘덴서(C12)는 상기 저항(R12)과 콘덴서(C11)에서 1차적분된 신호를 또다시 2차적분하여 제1증폭기(A10)로 출력한다.
또한, 상기 증폭부(12)의 제1증폭기(A10)는 상기 저항(R13)과 콘덴서(C12)에서 적분되어 입력되는 도면 제4도(나)의 B와같은 신호를 저항(R15,R16,R17)에의해 결정된 소정의 증폭율로 증폭하여 저항(R18)을 통해 제2증폭기(A11)의 플러스단으로 출력한다.
이때, 플라이백 트랜스(T10)의 입력단으로는 도면 제4도의 (바)와같이 수평주파수의 변화에따라 가변되는 전압을 출력하는 전원부(13)로부터 입력되는 입력전압이 수평주파수가 높으므로 도면 제4도(다)의 B와같이 비교적 높은 전압이 플라이백 트랜스(T10)의 입력단으로 입력된다.
또한, 수평사이즈 보상부(14)의 콘덴서(C15)는 전원부(13)에서 출력되어 코일(L10)을 통해 입력되는 전압을 평활하고, 저항(R20,R21)은 상기 콘덴서(C15)에서 평활된 전압을 강압시켜 중첩부(16)의 제2증폭기(A11)의 증폭율을 결정한다.
한편, 상기 플라이백 트랜스(T10)의 2차측에 유기되는 전압은 레귤레이션부(15)의 다이오드(D10)에서 정류되고, 콘덴서(C16)에서 평활된후 저항(R22)을 통해 중첩부(16)의 제2증폭기(A11)의 플러스단으로 입력되어 상기 증폭부(12)의 제1증폭기(A10)에서 출력되는 전압과 중첩된다.
이에따라 상기 증폭부(16)의 제2증폭기(A11)는 상기 증폭부(12)의 제1증폭기(A10)에서 출력되는 전압과 레귤레이션부(15)에서 출력되는 전압이 중첩된 도면 제4도(라)의 B와같은 전압을 수평사이즈 보상부(14)에서 출력된 전압으로 결정되는 소정의 증폭율로 증폭하여 도면 제4도 (바)의 A와같은 신호를 출력한다.
즉, 수평주파수가 낮을때는 플라이백 트랜스(T10)의 입력전압이 낮아지게되어 상기 중첩부(16)의 제2증폭기(A11)의 출력전압이 낮아지게되므로 주파수 변화에 알맞게 수평사이즈가 보상되고, 수평주파수가 높을때는 플라이백 트랜스(T10)의 입력전압이 높아지게되어 상기 중첩부(16)의 제2증폭기(A11)의 출력전압이 높아지게되므로 주파수 변화에 알맞게 수평 사이즈가 보상되는 것이다.
상기 본 고안의 설명은 수평주파수가 높을때와 수평주파수가 낮을때를 예로하였으나 상기 플라이백 트랜스로 입력되는 입력전압이 도면 제4도의 (바)와같이 수평주파수 변화에따라 선형적으로 가변되기때문에 수평주파수가 가변되는 모든범위에서 수평사이즈가 보상된다.
이상에서 설명한 바와같이 본 고안은 수평주파수의 변화에따라 가변되는 플라이백 트랜스의 입력전압을 이용하여 수평주파수의 변화에 관계없이 항상 일정한 수평사이즈를 유지하는 다중동기 모니터의 수평사이즈 보상장치이다.

Claims (2)

  1. 수평사이즈 제어를 위한 펄스폭변조된 신호를 출력하는 수평사이즈 제어부(11)와, 상기 수평사이즈 제어부(11)에서 출력되는 신호를 2차적분하여 DC화한 후 증폭하여 중첩부(16)로 출력하는 증폭부(12)와, 수평주파수의 변화에따라 가변되는 전압을 플라이백 트랜스(T10)의 입력단으로 공급하는 전원부(13)와, 상기 전원부(13)에서 출력되는 일정전압으로 고압을 발생시키는 플라이백 트랜스(T10)와, 상기 플라이백 트랜스(T10)의 2차측에 유기되는 일정전압을 감지하여 충첩부(16)로 출력하는 레귤레이션부(15)와, 상기 전원부(13)에서 출력되는 일정전압을 중첩부(16)로 공급하는 수평사이즈 보상부(14)와, 상기 증폭부(12)에서 공급되는 전압과 상기 레귤레이션부(15)에서 공급되는 전압을 상기 수평사이즈 보상부(14)에서 출력되는 일정전압에따라 증폭하는 중첩부(16)로 구성된것을 특징으로하는 다중동기 모니터의 수평사이즈 보상장치.
  2. 제1항에있어서, 상기 증폭부(12)는 상기 수평사이즈 제어부(11)에서 출력되는 수평사이즈 제어신호를 반전시켜 출력하는 트랜지스터(Q10)와, 상기 트랜지스터(Q10)에서 출력되는 신호를 1차적분하기위한 적분루프를 이루고있는 저항(R12) 및 콘덴서(C11)와, 상기 저항(R12) 및 콘덴서(C11)에서 1차적분된 신호를 또다시 2차적분하는 저항(R13) 및 콘덴서(C12)와, 상기 저항(R13) 및 콘덴서(C12)에서 2차적분되어 DC화된 신호를 증폭하여 중첩부(16)의 제2증폭기(A11)로 출력화는 제1증폭기(A10)로 구성되며, 상기 수평사이즈 보상부(14)는 상기 전원부(13)에서 출력되는 일정전압을 평활하는 콘덴서(C15)와, 상기 콘덴서(C15)에서 평활된 전압을 강압시키는 저항(R20,R21)으로 구성되며, 상기 레귤레이션부(15)는 상기 플라이백 트랜스(T10)의 2차측에 유기되는 고압을 정류하는 다이오드(D10)와, 상기 다이오드(D10)에서 정류된 신호를 평활하는 콘덴서(C16)로 구성되며, 상기 중첩부(16)는 증폭부(12)의 제1증폭기(A10)에서 출력되는 전압과 레귤레이션부(15)에서 출력되는 전압을 수평사이즈 보상부(14)에서 출력되는 일정전압에따라 증폭하는 제2증폭기(A11)로 구성된것을 특징으로하는 다중동기 모니터의 수평사이즈 보상장치.
KR2019940020229U 1994-08-10 1994-08-10 다중동기 모니터의 수평사이즈 보상장치 KR960009058Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940020229U KR960009058Y1 (ko) 1994-08-10 1994-08-10 다중동기 모니터의 수평사이즈 보상장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940020229U KR960009058Y1 (ko) 1994-08-10 1994-08-10 다중동기 모니터의 수평사이즈 보상장치

Publications (2)

Publication Number Publication Date
KR960008991U KR960008991U (ko) 1996-03-16
KR960009058Y1 true KR960009058Y1 (ko) 1996-10-14

Family

ID=19390495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940020229U KR960009058Y1 (ko) 1994-08-10 1994-08-10 다중동기 모니터의 수평사이즈 보상장치

Country Status (1)

Country Link
KR (1) KR960009058Y1 (ko)

Also Published As

Publication number Publication date
KR960008991U (ko) 1996-03-16

Similar Documents

Publication Publication Date Title
US5770940A (en) Switching regulator
US5841643A (en) Method and apparatus for isolated flyback regulator control and load compensation
JP2739904B2 (ja) 周波数安定２状態変調システム
CA1237531A (en) Raster width regulation circuit
US20020060558A1 (en) Stabilized DC power supply device
KR960009058Y1 (ko) 다중동기 모니터의 수평사이즈 보상장치
KR970005652Y1 (ko) 다중동기 모니터의 고압 안정화장치
JPS58112110A (ja) 安定化電源装置
JPH0241659A (ja) スイッチングレギュレータ
JPS5960885A (ja) 放電灯点灯装置
CA1276976C (en) Dc-dc converter
US3529258A (en) Variable gain amplifier
KR940017706A (ko) 멀티모드 모니터의 전원전압 제어회로
KR960009059Y1 (ko) 수직사이즈 레귤레이션 장치
KR100191729B1 (ko) 브라운관의 스크린 전압 제어장치
JPS61288730A (ja) 電源装置
US6317340B1 (en) Circuit configuration for driving a pulse width modulator in a switched mode power supply
JPH0327766A (ja) 電源の制御回路
JPS6185068A (ja) スイツチングレギユレ−タ
KR970031778A (ko) 애노드 전압 변동에 따른 화상크기 보상회로
JPH0644312Y2 (ja) 出力可変形電源回路
JPS6122376Y2 (ko)
KR950002604Y1 (ko) Fbt의 고압출력 안정화회로
JPS6041372A (ja) テレビジヨン受像機の電源装置
JPH0340666A (ja) 水平発振制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070918

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee