KR960008837A - 셀 데이터 감지증폭기가 배치된 메모리소자 - Google Patents
셀 데이터 감지증폭기가 배치된 메모리소자 Download PDFInfo
- Publication number
- KR960008837A KR960008837A KR1019940019527A KR19940019527A KR960008837A KR 960008837 A KR960008837 A KR 960008837A KR 1019940019527 A KR1019940019527 A KR 1019940019527A KR 19940019527 A KR19940019527 A KR 19940019527A KR 960008837 A KR960008837 A KR 960008837A
- Authority
- KR
- South Korea
- Prior art keywords
- mos
- data
- amplifier
- cell array
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 메모리 셀의 데이터가 비트라인에 실리고 이의 데이터를 감지증폭하는 감지증폭부에 P-MOS TR과 N-MOS TR이 있을 때 N-MOS TR은 셀 어레이부의 한쪽에 있어서 감지증폭하여 열 디코더 출력에 의해 감지증폭선 데이터를 데이터라인에 실으며 셀 어레이부의 다른 한쪽에는 P-MOS TR로 구성되는 감지증폭부가 있어서 비트라인에 실린 데이터를 감지증폭하도록 셀 어레이부를 사이에 두고 N-MOS TR부와 P-MOS TR부로 감지증폭부가 분리 배치된 것으로서 감지증폭부의 면적을 감소시켜 칩 사이즈를 감소시키는 메모리소자에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 P형, N형 MOS가 분리된 감지증폭부와 셀 어레이 블록의 배치도.
제4도는 본 발명에 의한 P, N형 MOS가 감지증폭부와 셀 어레이 블록의 연결 회로도이다.
Claims (6)
- 메모리 셀이 데이터가 비트라인에 실리고 이의 데이터를 감지증폭하는 감지증폭부에 P-MOS TR과 N-MOS TR이 있을 때 N-MOS TR은 셀 어레이부의 한쪽에 있어서 감지증폭하여 열 디코더 출력에 의해 감지증폭된 데이터를 데이터라인에 실으며 셀 어레이부의 다른 한쪽에는 P-MOS TR로 구성되는 감시증폭부가 있어서 비트라인에 실린 데이터를 감지증폭하도록 셀 어레이부를 사이에 무고 N-MOS TR와 P-MOS TR부로 감지증폭부가 분리 배치된 구조된 것을 특징으로 하는 셀 데이터 감지증폭부가 배치된 메모리소자.
- 제1항어1 있어서, 상기 N-MOS 감지증폭부는 양측의 셀 어레이부에 공통으로 연결되어 있으며 게이트에 선택신호를 받는 N-NOS에 의해 분리되어 있으며, 좌측의 선택신호가 들어오면 좌측 셀 어레이의 비트라인이 N-MOS 감지증폭부에 연결되며, 우측의 선택신호가 들어오면 우측 N-MOS가 "온"되고, 좌측 N-NOS가 "오프"되게 구성된 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 P-MOS 감지증폭부는 각각의 셀 어레이에 모두 있게되어 선택신호를 받지 않도록 구성된 것을 특징으로 하는 메모리소자.
- 메모리 셀의 데이터가 비트라인에 실리고 이의 데이터를 감지증폭하는 감지증폭부에 PNOS TR과 NMOS TR이 있을때 NMOS TR은 셀 어레이부의 한쪽에 있어서 감지증폭하여 열 디코더 출력에 의해 감지증폭된 데이터를 데이터라인에 실으며 셀 어레이부의 다른 한쪽에는 PMOS TR로 구성되는 감지증폭부가 있어서 비트라인에 실린 데이터를 감지증폭하도록 셀 어레이부를 사이에 두고 NMOS TR과 PMOS TR부로 감지증폭부가 분리 배치되면서 NMOS TR부와 PNOS TR부가 각자 두쌍의 비트라인을 공유하면서 이들 두쌍의 비트라인은 선택 신호에 의해 두쌍의 비트라인 중 하나를 연결하도록 되어 있는 구조를 갖는 것을 특징으로 하는 셀 데이터 감지증폭부가 배치된 메모리 소자.
- 제4항에 있어서, 상기 비드라인을 이퀄라이즈시키는 회로가 NMOS TR로 구성되어서 NMOS 감지증폭부에 있는 것을 특징으로 하는 메모리소자.
- 제4항에 있어서, 상기 비트라인을 이퀄라이즈시키는 회로가 PMOS TR로 구성되어서 PMOS 감지증폭부에 있는 것을 특징으로 하는 메모리소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019527A KR960008837A (ko) | 1994-08-08 | 1994-08-08 | 셀 데이터 감지증폭기가 배치된 메모리소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940019527A KR960008837A (ko) | 1994-08-08 | 1994-08-08 | 셀 데이터 감지증폭기가 배치된 메모리소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960008837A true KR960008837A (ko) | 1996-03-22 |
Family
ID=66697882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940019527A Ceased KR960008837A (ko) | 1994-08-08 | 1994-08-08 | 셀 데이터 감지증폭기가 배치된 메모리소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008837A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160055801A (ko) * | 2013-09-16 | 2016-05-18 | 이스카 엘티디. | 칩 제어 설비를 포함하는 마감 깊이 선삭용 인서트 |
-
1994
- 1994-08-08 KR KR1019940019527A patent/KR960008837A/ko not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160055801A (ko) * | 2013-09-16 | 2016-05-18 | 이스카 엘티디. | 칩 제어 설비를 포함하는 마감 깊이 선삭용 인서트 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001542A (ko) | 감지 증폭기를 갖는 반도체 메모리 | |
| KR890010905A (ko) | 반도체 기억장치 및 액세스방법 | |
| KR870000703A (ko) | 반도체 메모리 | |
| HK1888A (en) | A dynamic ram integrated circuit device | |
| KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
| EP0451594A2 (en) | Shared BiCMOS sense amplifier | |
| US6396310B2 (en) | Current sense amplifiers enabling amplification of bit line voltages provided by bit line sense amplifiers | |
| US5247479A (en) | Current sensing amplifier for SRAM | |
| KR950009718A (ko) | 고속 감지 증폭기 | |
| KR960042743A (ko) | 양지향성 계층적 비트라인 | |
| KR950020732A (ko) | 다이나믹 반도체 기억장치 | |
| KR940008227A (ko) | 개량된 증폭기 회로와 그것을 사용하는 반도체 기억장치 | |
| KR970060221A (ko) | 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리 | |
| KR890012320A (ko) | 반도체기억장치 | |
| KR930003143A (ko) | 분할된 입출력 라인을 갖는 데이타 전송회로 | |
| KR0155374B1 (ko) | 집적 전계 효과 트랜지스터 메모리 | |
| TW358946B (en) | Semiconductor memory having a fast operation circuit array structure | |
| JP2756797B2 (ja) | Ｆｅｔセンス・アンプ | |
| EP0503524A2 (en) | Semiconductor memory device | |
| KR960008837A (ko) | 셀 데이터 감지증폭기가 배치된 메모리소자 | |
| KR100548560B1 (ko) | 메모리 장치용 비트라인 프리차지 신호 발생기 | |
| EP0350860B1 (en) | Semiconductor memory having improved sense amplifiers | |
| KR890001096A (ko) | 반도체기억장치 | |
| GB2291233A (en) | Semiconductor memory device with reduced data bus line load | |
| KR100228525B1 (ko) | 더미셀을 이용한 비트라인 센싱방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19940808 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19940808 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19970724 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 19971226 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 19970724 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |