KR960008811A - Synchronization Correction Circuit of Image Reproduction Device - Google Patents

Synchronization Correction Circuit of Image Reproduction Device Download PDF

Info

Publication number
KR960008811A
KR960008811A KR1019940019286A KR19940019286A KR960008811A KR 960008811 A KR960008811 A KR 960008811A KR 1019940019286 A KR1019940019286 A KR 1019940019286A KR 19940019286 A KR19940019286 A KR 19940019286A KR 960008811 A KR960008811 A KR 960008811A
Authority
KR
South Korea
Prior art keywords
output
flop
counter
horizontal
flip
Prior art date
Application number
KR1019940019286A
Other languages
Korean (ko)
Other versions
KR0139736B1 (en
Inventor
이명문
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019940019286A priority Critical patent/KR0139736B1/en
Publication of KR960008811A publication Critical patent/KR960008811A/en
Application granted granted Critical
Publication of KR0139736B1 publication Critical patent/KR0139736B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing

Abstract

본 발명은 영상 재생 장치의 동기 보정 회로에 관한 것으로, 종래에는 버스트를 이용한 동기 검출 방법의 경우 시간축 에러가 버스트 위상의 360˚의 정수배가 되는 경우에는 오차를 검출할 수 없으며 아날로그 형태를 이용한 동기 검출 방법의 경우에는 회로의 크기가 커지고 전체적으로 디지탈 처리를 할수 없으며 또한, 메모리의 쓰기 및 읽기 클럭을 가변하여 시간축 오차를 이용하는 방법의 경우에는 특정한 읽기 주소를 사용할 수 없는 문제점이 있다. 이러한 점을 개선하기 위하여 본 발명은 시간축 오차 보정을 수행한 디지탈 신호에서 수평 동기 펄스의 유무를 검출함에 의해 그 위치를 판별하여 틀어짐을 판별하면 그 위치를 보정하므로써 문자의 떨림을 방지하도록 창안한 것으로, 본 발명은 버스트의 위상차를 이용함이 없이 시간축 오차 보정 회로와 분리하여 디지탈적으로 동기 검울을 수행하므로 정확한 위치에서 동기를 검출할 수 있어 비디오 디스크 등으로부터 검출한 재생 신호에 문자 신호를 삽입하는 경우 스크레치등의 잡음등으로 인한 동기 오겸출로 발생하는 문자의 떨림을 방지할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous correction circuit of a video reproducing apparatus. In the conventional synchronous detection method using a burst, when the time axis error becomes an integer multiple of 360 ° of the burst phase, the error cannot be detected and the synchronous detection using an analog form is performed. In the case of the method, the size of the circuit becomes large and digital processing is not possible overall. Also, in the case of using a time axis error by varying the write and read clocks of the memory, a specific read address cannot be used. In order to improve this point, the present invention has been devised to prevent the shaking of characters by correcting the position by determining the position by detecting the presence of a horizontal sync pulse in the digital signal on which the time axis error correction is performed. In the present invention, since the synchronous search is performed digitally by separating from the time-base error correction circuit without using the phase difference of the burst, the synchronization can be detected at the correct position, and the character signal is inserted into the playback signal detected from the video disc. It is possible to prevent the shaking of characters caused by synchronous misreading caused by noise such as scratches.

Description

영상 재생 장치의 동기 보정 회로Synchronization Correction Circuit of Image Reproduction Device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명의 동기 보정 회로의 블럭도.3 is a block diagram of a synchronous correction circuit of the present invention.

제4도는 제3도에 있어서, 수평 동기 검출부의 회로도.FIG. 4 is a circuit diagram of the horizontal synchronization detector of FIG.

제5도는 제3도에 있어서, 수직동기 검출부의 회로도.5 is a circuit diagram of a vertical synchronous detection unit in FIG.

Claims (7)

시간축 오차를 보정한 디지탈 신호에서 동기 신호를 검출하는 비교 수단과, 이 비교 수단의 출력에서 수평 동기를 검술하는 수평 동기 검출 수단과, 이 수평 동기 검출 수단의 출력을 기준으로 상기 비교 수단의 출력에서 수직 동기를 검출하는 수직 동기 검출 수단과, 상기 수평 동기 검출 수단에서 검출된 수평 동기의 위치를 보정하는 수평 동기 보정 수단과, 초기의 수평 동기 신호를 기준으로 상기 수평 동기 보정 수단의 출력을 점검하여 수평 동기 신호의 위치가 정확한지 판별하는 수평 동기 누적 수단과, 상기 수평 동기 검출 수단의 출력에 틀어짐이 발생할 때 또는 상기 수직 동기 검출 수단의 출력이 입력될 때마다 상기 수평 동기 보정 수단과 수평 동기 누적 수단을 초기화시키는 초기화 수단으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.Comparison means for detecting a synchronization signal from a digital signal corrected for a time axis error, horizontal synchronization detection means for inspecting horizontal synchronization at the output of the comparison means, and an output of the comparison means based on the output of the horizontal synchronization detection means. Vertical output detection means for detecting vertical synchronization, horizontal synchronization correction means for correcting the position of the horizontal synchronization detected by the horizontal synchronization detection means, and output of the horizontal synchronization correction means on the basis of the initial horizontal synchronization signal, Horizontal synchronization accumulating means for determining whether the position of the horizontal synchronizing signal is correct; and when the output of the horizontal synchronization detecting means occurs or whenever the output of the vertical synchronization detecting means is input, the horizontal synchronization correcting means and the horizontal synchronization accumulating means. And an initialization means for initializing the Group correction circuit. 제1항에 있어서, 수평 동기 검출 수단은 비교 수단의 동기 신호@(CSYNC)를 샘플링하는 디플립플롭(DFF1)과, 이 디플립플롭(DFF1)의 반전 출력@(Q)을 샘플링하는 디플립플롭(DFF2)와, 상기 디플립플롭(DFF1)(DFF2)의 비반전 출력(Q)을 논리합하는 오아게이트(OR1)와, 이 오아게이트(OR1)의 출력을 샘플링하여 수평 동기 펄스@(EHP)를 출력하는 디플립플롭(DFF3)과, 상기 오아게이트(OR1)의 출력에 "2"릍 로드하여 카운트하는 카운터(221)와, 이 카운터(221)의 출력이 "895"보다 크면 고전위 신호를 출력하는 비교기(222)와, 이 비교기(222)의 출력을 샘플링하여 상기 디플립플롭(DFF1)을 리세트시키는 디플립플롭(DFF4)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.The horizontal synchronization detecting means according to claim 1, wherein the horizontal synchronization detecting means comprises: a flip-flop (DFF1) for sampling the sync signal @ (CSYNC) of the comparing means and a flip-off for sampling the inverted output @ (Q) of the flip-flop (DFF1). Sample the output of the orifice OR1 and OR of the non-inverting output Q of the flop DFF2, the flip-flop DFF1 and DFF2, and the horizontal sync pulse @ (EHP). ) And a counter 221 that loads and counts " 2 " to the output of the OR gate OR1, and a high potential if the output of the counter 221 is larger than " 895 " A comparator 222 for outputting a signal and a flip-flop DFF4 for sampling the output of the comparator 222 and resetting the flip-flop DFF1. . 제1항에 있어서, 수직 동기 검출 수단은 비교 수단의 동기 신호@(CSYNC)에 인에이블된 후 수평 동기 검출 수단의 수평 동기 펄스@(EHP)를 로드 신호로 하여 "0"부터 카운트하는 카운터(231)와, 상기 수평 동기 펄스@(EHP)를 반전시키는 반전기(IN1)와, 이 반전기(IN1)의 출력에 인에이블되어 상기 카운터(231)의 출력을 저장하는 레지스터(232)와, 이 레지스터(232)의 출력이 기준값("590")보다 큰지 비교하는 비교기(233)와, 이 비교기(233)의 반전 출력을 샘플링하는 디플립플롭(DFF5)과, 이 디플립플롭(DFF5)의 비반전 출력(Q)을 샘플링하는 디플립플롭(DFF6)과, 상기 디플립플롭(DFF5)(DFF6)의 비반전 출력(Q)을 논리합하는 오아게이트(OR2)와, 이오아게이트(OR2)의 출력을 샘플링하여 수직 동기 펄스@(EVP)를 출력하는 디플립플롭(DFF7)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.The counter according to claim 1, wherein the vertical synchronization detecting means is enabled by the synchronization signal @ (CSYNC) of the comparing means and then counts from "0" using the horizontal synchronization pulse @ (EHP) of the horizontal synchronization detecting means as a load signal ( 231, an inverter IN1 for inverting the horizontal sync pulse @ (EHP), a register 232 enabled for the output of the inverter IN1 and storing an output of the counter 231, A comparator 233 for comparing whether the output of the register 232 is larger than a reference value (" 590 "), a deflip-flop DFF5 for sampling the inverted output of the comparator 233, and the deflip-flop DFF5. A deflip-flop DFF6 for sampling the non-inverted output Q of the gate, an OR gate OR2 for ORing the non-inverted output Q of the flip-flop flops DFF5 and DFF6, and an ion gate OR2. Of the video reproducing apparatus, characterized in that it is composed of a deflip-flop (DFF7) for sampling the output of the output signal and outputting a vertical sync pulse (EVP). Correction circuit. 제1항에 있어서, 수평 동기 보정 수단은 수평 동기 펄스에 "908"을 다운 카운팅하여 수평 동기 펄스@(SHP)를 출력하는 카운터(242)와, 이 카운터(242)의 출력@(SHP)과 수평 동기 검출 수단의 수평 동기 펄스@(EHP)를 오아링하는 오아게이트(OR3)와, 이 오아게이트(OR3)의 출력@(EQ)을 래치시키는 디플립플롭(DFF9)과, 이 디플립플롭(DFF9)의 출력을 반전시켜 신호(LOCK)를 출력하는 반전기(IN2)와, 상기 디플립플롭(DFF9)의 출력을 반전시키는 반전기(IN3)과, 이 반전기(IN3)의 출력과 초기화 수단의 출력@(VTIME)을 논리곱하여 선택신호로 출력하는 앤드게이트(AN1)와, 이 앤드게이트(AN1)의 출력에 따라 수평 동기 검출 수단의 출력@(EHP)과 상기 카운터(242)의 출력(SHP)중 하나를 선택하여 상기 카운터(242)에 출력하는 멀티플렉서(241)와, 이 멀티플렉서(241)의 출력을 래치하여 최종 수평 동기 펄스@(WHP)로 출력하는 디플립플롭(DFF8)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.The horizontal synchronizing correction means according to claim 1, wherein the horizontal synchronizing correction means includes a counter 242 for down counting "908" to the horizontal synchronizing pulse and outputting a horizontal synchronizing pulse @ (SHP), an output @ (SHP) of the counter 242; An orifice OR3 for ringing the horizontal sync pulse @ (EHP) of the horizontal sync detection means, a deflip-flop DFF9 for latching the output @ (EQ) of the oragate OR3, and the flip-flop An inverter IN2 for inverting the output of the DFF9 to output the signal LOCK, an inverter IN3 for inverting the output of the flip-flop DFF9, an output of the inverter IN3, AND gate AN1, which ANDs the output @ (VTIME) of the initialization means and outputs the selection signal, and the output @ (EHP) of the horizontal synchronization detecting means and the counter 242 according to the output of this AND gate AN1. A multiplexer 241 which selects one of the outputs SHP and outputs it to the counter 242, and latches an output of the multiplexer 241 to produce a final horizontal motion. @ Pulse synchronous correction in the picture reproducing apparatus, characterized in that configured (WHP) D flip-flop (DFF8) which outputs to the circuit. 제4항에 있어서, 멀티플렉서(241)는 초기에 수평 동기 검출 수단의 출력@(EHP)을 선택하고 이후 카운터(242)의 출력(SHP)을 선택하여 출력하는 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.5. The synchronization of the video reproducing apparatus according to claim 4, wherein the multiplexer 241 initially selects the output @ (EHP) of the horizontal synchronization detecting means and then selects and outputs the output (SHP) of the counter 242. Correction circuit. 제1항에 있어서, 수평 동기 누적부(25)는 수평 동기 보정부(24)의 출력@(EQ)(SHP)을 반전시키는 반전기(IN4)(IN5)와, 이 반전기(IN5)의 출력과 상기 일치 판별 신호@(EQ)를 논리곱하는 엔드게이트(AN2)와, 상기 반전기(IN4)의 출력과 상기 앤드게이트(AN2)의 출력을 입력(J)(K)으로 하여 출력 레벨을 변환시키는 J-K 플립플롭(JK1)과, 이 J-K 플립플롭(JK1)의 출력을 계수하는 카운터(251)와, 이 카운터(251)의 출력과 기준값("15")이 일치하는지 비교하는 비교기(252)와, 상기 반전기(IN4)와 앤드게이트(AN2)의 출력을 노아링하는 노아게이트(NOR1)와, 상기 수평 동기 보정부(24)의 출력(LOCK)에 인에이블되어 상기 노아게이트(NOR1)의 출력을 래치시키는 디플립플롭(DFF10)과, 이 디플립플롭(DFF10)과 상기 비교기(252)의 출력을 논리합하여 상기 카운터(251)에 인에이블 신호로 출력하는 오아게이트(OR4)와, 상기 카운터(252)의 출력과 기준값("0")이 일치하는지 비교하는 비교기(253)와, 이 비교기(253)의 출력을 레치시켜 리드인에이블 신호@(RE)로 출력하는 디플립플롭(DFF11)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.The horizontal synchronizing accumulator 25 is an inverter IN4 (IN5) for inverting the output @ (EQ) (SHP) of the horizontal synchronizing corrector 24, and the inverter IN5. An output level is set by using an end gate AN2 that multiplies an output and the coincidence determination signal @ (EQ), an output of the inverter IN4 and an output of the AND gate AN2 as input J (K). The JK flip-flop JK1 to be converted, the counter 251 for counting the output of the JK flip-flop JK1, and the comparator 252 for comparing whether the output of the counter 251 and the reference value ("15") match. ), A NOA gate NOR1 for noringing the outputs of the inverter IN4 and the AND gate AN2, and an output LOCK of the horizontal synchronization correction unit 24, and the NOA gate NOR1 is enabled. A deflip-flop (DFF10) for latching the output of < RTI ID = 0.0 >), < / RTI > (OR4), a comparator 253 for comparing whether the output of the counter 252 and the reference value ("0") match, and the output of the comparator 253 is latched and output as a lead enable signal @ (RE). And a deflip-flop (DFF11). 제1항에 있어서, 초기화 수단은 수평 동기 펄스@(EHP)와 타이밍 신호@(VTIME)를 오아링하는 오아게이트(OR5)와, 이 오아게이트(OR5)의 출력에 인에이블되어 소정값("0")부터 카운트하는 카운터(261)와, 이 카운터(261)의 출력과 기준값("6")을 비교하는 비교기(262)와, 상기 카운터(261)의 출력과 기준값("15")을 비교하는 비고기(263)와, 상기 비교기(262)(263)의 출력에 따라 출력 레벨을 변환하는 J-K 플립플롭(JK3)과, 이 J-K 플립플롭(JK3)의 출력이 하강 에지가 될 때 하강 에지 펄스를 출력하는 펄스 발생기(264)와, 이 펄스 발생기(264)의 출력과 수평 동기 누적부(25)의 출력@(RE)을 논리곱하여 초기화 신호@(INIT)를 출력하는 앤드게이트(AN3)와, 상기 비교기(263)익 출력을 반전시켜 상기 카운터(261)에 로드 신호로 출력하는 반전기(IN6)와, 수직 동기 검출 수단의 수직 동기 펄스@(EVP)와 상기 비교기(263)의 출력을 입력으로 하여 타이밍 신호@(VTIME)를 출력하는 J-K 플립플롭(JK2)으로 구성한 것을 특징으로 하는 영상 재생 장치의 동기 보정 회로.2. An initialization unit according to claim 1, wherein the initialization means is enabled at an output of the OR gate OR5 for ringing the horizontal sync pulse @ (EHP) and the timing signal @ (VTIME), and at the output of the OR gate OR5. A counter 261 counting from 0 ", a comparator 262 for comparing the output of the counter 261 and a reference value (" 6 "), and an output and reference value (" 15 ") of the counter 261. JK flip-flop JK3 for converting the output level in accordance with the output of the comparator 262, 263, and the output of the JK flip-flop JK3 when the falling edge becomes falling edge An AND gate AN3 that outputs an initialization signal @ INIT by performing an AND operation on the pulse generator 264 for outputting an edge pulse, and the output @ (RE) of the horizontal synchronization accumulator 25 with the output of the pulse generator 264. ), An inverter IN6 for inverting the output of the comparator 263 and outputting it as a load signal to the counter 261, a vertical sync pulse @ (EVP) of the vertical sync detecting means, And a J-K flip-flop (JK2) for outputting a timing signal @ (VTIME) with the output of the comparator 263 as an input. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019940019286A 1994-08-04 1994-08-04 Synchronization compensation circuit of image reproducing apparatus KR0139736B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940019286A KR0139736B1 (en) 1994-08-04 1994-08-04 Synchronization compensation circuit of image reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940019286A KR0139736B1 (en) 1994-08-04 1994-08-04 Synchronization compensation circuit of image reproducing apparatus

Publications (2)

Publication Number Publication Date
KR960008811A true KR960008811A (en) 1996-03-22
KR0139736B1 KR0139736B1 (en) 1998-07-15

Family

ID=19389822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019286A KR0139736B1 (en) 1994-08-04 1994-08-04 Synchronization compensation circuit of image reproducing apparatus

Country Status (1)

Country Link
KR (1) KR0139736B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548223B1 (en) * 1998-07-03 2006-03-23 삼성전자주식회사 Burst Error Detection Device and Detection Method of Magnetic Recording & Reproducing Equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548223B1 (en) * 1998-07-03 2006-03-23 삼성전자주식회사 Burst Error Detection Device and Detection Method of Magnetic Recording & Reproducing Equipment

Also Published As

Publication number Publication date
KR0139736B1 (en) 1998-07-15

Similar Documents

Publication Publication Date Title
GB2086177A (en) Circuit and method for monitoring and correcting a faulty horizontal synchronous signal
KR960032444A (en) The optical disc reproducing apparatus
KR960019219A (en) Refresh rate controller for optical disc
JP3295881B2 (en) Apparatus for distinguishing between standard and non-standard video signals
KR960008811A (en) Synchronization Correction Circuit of Image Reproduction Device
JPS6016027B2 (en) time code reader
US5159440A (en) Time difference correction circuit for brightness and chrominance signals
FR2284238A1 (en) Correction of shadow effect on video pictures - involves stores which are used to hold data generated as function of reference video signals
KR900017391A (en) Received TV signal playback device
KR19990011063A (en) Optical disc player with full period compensation function and its operation method
JP3719680B2 (en) Synchronization generation method and synchronization generation circuit
KR970005595Y1 (en) Signal detector
KR940000463B1 (en) Time base error compensation apparatus
JPS5930371A (en) Synchronizing signal processing circuit
US5559812A (en) Digital time base corrector using a memory with reduced memory capacity
JPS594333Y2 (en) Light pen field of view position detection device
KR960006493A (en) TV's Ghost Removal Circuit
JPH0364181A (en) Variable-speed reproduction mode detection circuit
KR920001692Y1 (en) Automatic object chasing system of center chasing method using differential image dividing
JPS589498A (en) Generator of time axis error signal for reproduced signal
JPS62223857A (en) Synchronizing signal extracting device
JPH0319540A (en) Access fault detector for elastic buffer
KR100239914B1 (en) Method for sampling synchronous pattern and apparatus for performing the same
JP3348308B2 (en) Frame synchronization signal separation circuit
KR940016148A (en) Time-base error detection circuit of playback video signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee