KR960008728Y1 - Semiconductor lead frame - Google Patents
Semiconductor lead frame Download PDFInfo
- Publication number
- KR960008728Y1 KR960008728Y1 KR2019900020462U KR900020462U KR960008728Y1 KR 960008728 Y1 KR960008728 Y1 KR 960008728Y1 KR 2019900020462 U KR2019900020462 U KR 2019900020462U KR 900020462 U KR900020462 U KR 900020462U KR 960008728 Y1 KR960008728 Y1 KR 960008728Y1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- slot
- semiconductor lead
- die pad
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 제1실시예에 따른 리이드 프레임의 평면도.1 is a plan view of a lead frame according to a first embodiment of the present invention.
제2도는 제1도의 측면도.2 is a side view of FIG.
제3도는 본 고안의 제2실시예에 따른 리이드 프레임의 평면도.3 is a plan view of a lead frame according to a second embodiment of the present invention.
제4도는 제3도의 측 단면도.4 is a side cross-sectional view of FIG.
제5도는 본 고안의 제3실시예에 따른 리이드 프레임의 평면도.5 is a plan view of a lead frame according to a third embodiment of the present invention.
제6도는 본 고안의 제4실시예에 따른 리이드 프레임의 평면도이다.6 is a plan view of a lead frame according to a fourth embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 다이패드 2 : 슬로트1: Die Pad 2: Slot
3 : 홈 5 : X자형 패드3: groove 5: X-shaped pad
본 고안은 반도체 리이드 프레임에 관한 것으로서, 보다 상세하게는 표면 실장형 팩키지와의 결합력을 향상시킴과 아울러 응력분산을 유도하여 팩키지의 균열을 방지할 수 있도록 한 반도체 리이드 프레임에 관한 것이다.The present invention relates to a semiconductor lead frame, and more particularly, to a semiconductor lead frame that improves the bonding force with a surface mount package and induces stress distribution to prevent cracking of the package.
일련의 반도체 제조공정을 거쳐 몰딩된 팩키지는 리이드 프레임에 접착되어 PCB상에 실장된다.Packages molded through a series of semiconductor manufacturing processes are bonded to the lead frame and mounted on a PCB.
상기한 리이드 프레임은 스템핑에 의해 제작되거나, 에칭에 의해 제작되는데, 전자의 경우 표면이 평탄면으로 되기 때문에 몰드와의 결합력이 떨어지는 문제점과 함께 표면실장시 수증기압에 의해 다이패드 가장자리에 응력이 집중하여 팩키지의 크랙을 유발시키는 문제점이 있다.The lead frame is manufactured by stamping or etching. In the former case, since the surface becomes a flat surface, the bonding force with the mold is reduced, and stress is concentrated at the edge of the die pad due to water vapor pressure during surface mounting. There is a problem that causes the crack of the package.
그리고 후자의 경우 에칭에 의해 리이드 프레임의 이면에 홈이 형성되기 때문에 결합력을 보강할 수 있는 이점은 있으나, 응력집중에 의해 발생하는 크랙을 방지할 수 있는 수단이 배려되어 있지 않기 때문에 이 경우에도 몰드의 균열이 문제점으로 지적되고 있다.In the latter case, the grooves are formed on the rear surface of the lead frame by etching, so there is an advantage of reinforcing the bonding force, but even in this case, since the means for preventing cracks caused by the concentration of stress are not considered. The crack is pointed out as a problem.
이러한 문제점을 해결하기 위하여 많은 연구와 개발이 이루어지고 있으나, 2가지 문제를 동시에 극복할 수 있는 바람직한 방안이 제시되지 않고 있는 실정에 있다.Many researches and developments have been made to solve these problems, but there is no suggestive way to overcome the two problems at the same time.
본 고안은 상기한 바와같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 고안의 목적은 결합력이 우수하고 수증기 압을 극복할 수 있는 반도체 리이드 프레임을 제공하는데 있다.The present invention has been made to solve the problems of the prior art as described above, an object of the present invention is to provide a semiconductor lead frame that is excellent in bonding force and can overcome the water vapor pressure.
상기한 바와 같은 목적을 실현하기 위하여 본 고안은 다이패드의 중간부위에 슬로트를 형성함과 아울러 가장자리에 홈을 형성하여 결합력의 증대와 함께 팩키지의 균열을 방지토록 하고 있다.In order to realize the object as described above, the present invention is to form a slot in the middle portion of the die pad and to form a groove in the edge to increase the bonding force and to prevent the cracking of the package.
이하 본 고안의 바람직한 실시예를 첨부한 도면에 따라 더욱 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.
제1도는 본 고안의 제1실시예를 나타내는 리이드 프레임의 평면도이고, 제2도는 측면도로서, 스템핑에 의해 제작된 프레임을 도시하고 있다.FIG. 1 is a plan view of a lead frame showing a first embodiment of the present invention, and FIG. 2 is a side view showing a frame manufactured by stamping.
다이패드(1)의 중간부분에는 슬로트(2)가 뚫려져 있으며, 가장자리 부분에는 홈(3)이 형성되어 있다.The slot 2 is drilled in the middle part of the die pad 1, and the groove 3 is formed in the edge part.
상기한 슬로트(2)는 가로 또는 세로방향으로 길게연장되어 뚫려지는 것이 바람직하며, 홈(3)은 가로 또는 세로변에 다수개 형성하여 응력분산을 유도하는 것이 바람직하다.It is preferable that the slot 2 is elongated in the horizontal or vertical direction to be drilled, and the groove 3 is preferably formed in plural on the horizontal or vertical side to induce stress dispersion.
상기한 홈(3)은 다이패드(1) 두께의 절반 또는 그 이상으로 형성된다.The groove 3 is formed at half or more of the thickness of the die pad 1.
제3도는 본 고안의 제2실시예에 의한 리이드 프레임의 평면도이고, 제4도는 제3도의 측 단면도로서, 에칭방식으로 제작된 프레임을 도시하고 있다.FIG. 3 is a plan view of a lead frame according to a second embodiment of the present invention, and FIG. 4 is a side cross-sectional view of FIG. 3 and shows a frame manufactured by an etching method.
다이패드(1)의 중간부분에는 슬로트(2)가 십자형으로 형성되어 있으며, 가장자리에는 제1도와 동일하게 홈(3)이 다수개 형성되어 있고, 그 이면에는 에칭홈(4)이 형성되어 있다.In the middle of the die pad 1, the slots 2 are formed in a cross shape, and a plurality of grooves 3 are formed at the edges of the die pad 1, as shown in FIG. have.
상기한 슬로트(2)는 가로부와 세로부가 서로 교차하는 지점에 공통 슬로트를 형성하고 있다.The slot 2 described above forms a common slot at a point where the horizontal section and the vertical section cross each other.
제5도는 본 고안의 제3실시예를 나타내는 리이드 프레임의 평면도로서, 제3도와 동일한 구성을 가지고 있으나, 다이패드(1)의 중간부분에 형성되는 십자형 슬로트(2)는 가로부와 세로부가 각각 독립적으로 형성되어 그 교차지점이 공통 슬로트를 갖지 않고 X형 패드(5)를 이루고 있는 점이 다르다.FIG. 5 is a plan view of a lead frame according to a third embodiment of the present invention, which has the same configuration as that of FIG. 3, but the cross slot 2 formed in the middle of the die pad 1 has a horizontal portion and a vertical portion thereof. They are formed independently of each other, and their intersection points do not have a common slot, and form an X-type pad 5.
제6도는 본 고안의 제4실시예를 나타내는 리이드 프레임의 평면도로서, 슬로트(2)는 중앙에 세로 슬로트를, 양측에 가로 슬로트를 각각 1개씩 형성하고 있음을 보여 주고 있다.FIG. 6 is a plan view of the lead frame according to the fourth embodiment of the present invention, and shows that the slot 2 has one vertical slot in the center and one horizontal slot in each side.
이와 같이 구성되는 본 고안의 리이드 프레임은 다이패드(1)위에 다이(도시생략)를 올려 놓고 몰딩을 하게 되면 슬로트(2)를 통하여 다이의 저면으로 에폭시 수지가 침투하여 리이드 프레임과를 함께 몰딩하기 때문에 강력한 결합 상태를 이룰수 있다.The lead frame of the present invention configured as described above has a die (not shown) placed on the die pad 1, and when molding, epoxy resin penetrates into the bottom of the die through the slot 2 to mold together with the lead frame. Because of this, strong bonding can be achieved.
상기한 여러 실시예 모두가 동일한 효과를 기대할 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자라면 이해될 것이다.It will be understood by those skilled in the art that all of the above-described embodiments can expect the same effect.
그리고 에칭법에 의해 제작된 리이드 프레임은 에칭홈(4)이 저면에 형성되어 있고, 다이패드(1)의 가장자리에 홈(3)이 형성되어 있기 때문에 몰딩시 결합력이 더욱 강하게 됨은 물론 표면 실장시 발생하는 수증기 압이 분산되어 응력집중을 막아주게 된다.In the lead frame manufactured by the etching method, since the etching groove 4 is formed at the bottom surface and the groove 3 is formed at the edge of the die pad 1, the bonding force becomes stronger during molding and surface mounting. The generated water vapor pressure is dispersed to prevent stress concentration.
따라서 응력집중에 따른 팩키지의 균열을 미연에 방지할 수 있는 효과가 있다.Therefore, there is an effect that can prevent the crack of the package due to the stress concentration in advance.
이상 설명한 바와 같이 본 고안에 의한 리이드 프레임은 다이패드의 중간부위에 슬로트를 형성함과 아울러 가장자리에 홈을 형성시킴으로서, 리이드 프레임의 다이패드와 에폭시와의 접착력을 증대시킬 수 있으며, 실장시 수증기압에 의해 발생하는 응력을 분산시킬 수 있기 때문에 팩키지의 균열을 막을 수 있다.As described above, the lead frame according to the present invention can increase the adhesive force between the die pad and the epoxy of the lead frame by forming a slot in the middle portion of the die pad and forming a groove at the edge thereof. It is possible to disperse the stresses generated by the film, thereby preventing the package from cracking.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900020462U KR960008728Y1 (en) | 1990-12-21 | 1990-12-21 | Semiconductor lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019900020462U KR960008728Y1 (en) | 1990-12-21 | 1990-12-21 | Semiconductor lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013768U KR920013768U (en) | 1992-07-27 |
| KR960008728Y1 true KR960008728Y1 (en) | 1996-10-07 |
Family
ID=19307438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019900020462U KR960008728Y1 (en) | 1990-12-21 | 1990-12-21 | Semiconductor lead frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008728Y1 (en) |
-
1990
- 1990-12-21 KR KR2019900020462U patent/KR960008728Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013768U (en) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5195023A (en) | Integrated circuit package with strain relief grooves | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| KR920702549A (en) | Semiconductor device and manufacturing method thereof | |
| US6633077B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR960008728Y1 (en) | Semiconductor lead frame | |
| JPH07326797A (en) | Manufacture of side emission type semiconductor light emitting device | |
| KR100523714B1 (en) | Semiconductor device | |
| US6316829B1 (en) | Reinforced semiconductor package | |
| KR950021455A (en) | Resin-sealed semiconductor device | |
| JPS6178149A (en) | Semiconductor device | |
| JPH05226548A (en) | Lead frame for semiconductor device use | |
| KR0137068B1 (en) | Lead frame | |
| JPH02253650A (en) | Lead frame | |
| KR950006232Y1 (en) | Leadframe paddle for semiconductor package | |
| JPS60121751A (en) | Semiconductor device | |
| KR950000101Y1 (en) | Semiconductor package lead frame | |
| KR970053632A (en) | Stacked Area Array Package and Manufacturing Method Thereof | |
| KR970000093Y1 (en) | Bottom lead package type lead frame | |
| KR100525091B1 (en) | semiconductor package | |
| KR940001858Y1 (en) | Leadframe tape | |
| KR950000051Y1 (en) | Semiconductor chip | |
| KR20020032119A (en) | Semiconductor package | |
| KR970013255A (en) | Grooved leadframe pads and chip packages using them | |
| KR940016706A (en) | Semiconductor package | |
| KR970077547A (en) | Separated die pad and semiconductor chip package and manufacturing method using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020906 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |