KR960006431B1 - 와이어 본딩시 본딩 다이어그램 자동 메모리 방법 - Google Patents

와이어 본딩시 본딩 다이어그램 자동 메모리 방법 Download PDF

Info

Publication number
KR960006431B1
KR960006431B1 KR1019920022846A KR920022846A KR960006431B1 KR 960006431 B1 KR960006431 B1 KR 960006431B1 KR 1019920022846 A KR1019920022846 A KR 1019920022846A KR 920022846 A KR920022846 A KR 920022846A KR 960006431 B1 KR960006431 B1 KR 960006431B1
Authority
KR
South Korea
Prior art keywords
bonding
pad
post
selecting
wire
Prior art date
Application number
KR1019920022846A
Other languages
English (en)
Other versions
KR940012554A (ko
Inventor
명수동
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920022846A priority Critical patent/KR960006431B1/ko
Publication of KR940012554A publication Critical patent/KR940012554A/ko
Application granted granted Critical
Publication of KR960006431B1 publication Critical patent/KR960006431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

와이어 본딩시 본딩 다이어그램 자동 메모리 방법
제1도는 일반적인 리드프레임의 개략도,
제2도는 일반적인 와이어 본딩 상태도,
제3도는 일반적인 와이어 본더의 블럭도,
제4도는 종래 와이어 본딩시 본딩 다이어그램 메모리 방법 동작순서도,
제5도는 본발명을 위한 본딩 다이어그램 일예시도,
제6도는 본발명 와이어 본딩시 본딩 다이어그램 자동 메모리 방법 동작 순서도이다
.
* 도면의 주요부분에 대한 부호의 설명
1 : 본딩패드 2 : 패드지지바
3 : 사이드 레일 4 : 댐버
5 : 내부 리드 6 : 외부 리드
7 : 섹션바 8 : 포스트
9 : 칩 10 : 리드프레임
11 : 패드 12 : 와이어
20 : 카메라 21 : 카메라 콘트롤러
22 : 비디오 인터페이스 23 : 모니터
24 : 비디오 그래픽 25 : 마이크로 프로세서
26 : 램 27 : 롬
28 : 본딩 다이어그램.
본 발명은 반도체의 필수 공정인 와이어 본딩(Wire Bonding) 공정시 본당 다이어그램(Bonding Diagram)의 메모리 방법에 관한 것으로, 특히 와이어 본딩시 본딩 다이어그램을 머신 카메라(Machine Camera)를 이용하여 직접 읽어 자동으로 메모리 시킴으로써, 와이어 본딩시간을 절약하도록 한 와이어 본딩시 본딩 다이어그램 자동 메모리 방법에 관한 것이다.
일반적으로 반도체 패키지(Package)를 제조함에 있어서는, 가공 웨이퍼(Wafer)를 절단하여 칩(Chip)(9)으로 만들고(다이싱,Dicing), 칩(9)을 리드프레임(Lead Frame)(10)의 본딩패드(Bonding Pad)(1)상에 접합한 다음(다이어 태치,Dieattach), 칩(9)의 패드(Pad)(1l)와 리드프레임(10)의 내부 리드(Inner Lead)(5)의 포스트(Post)(8)를 본딩 와이어(Bonding Wire)(12)로 와이어 본딩(Wire Bonding)시킨후 몰드수지에 의해 칩(9)을 봉하며(몰딩,Molding), 리드프레임(10)의 외부 리드(Outer Lead)(6)부에 납도금등을 하고(솔더링,Soldering), 지정된 리드 형상으로 성형(포밍,Forming)하여 반도체 패키지를 제조한다.
이때에 사용되는 리드프레임(10)은 제1도와 같이 개략 예시할수 있는바, 본딩패드(l)는 패드지지바(2)에의하여 사이드 레일(3)에 접속되고, 사이드 레일(3)의 폭방향을 연결하는 댐버(4)에 의하여 내부 리드(5)와 외부 리드(6)로 분리되며, 외부 리드(6)는 섹션바(7)에 의하여 결합된다.
상기 본딩패드(1)에 칩(9)을 다이어태치한 후, 칩(9)의 패드(l1)와 내부 리드(5)의 포스트(8)를 본딩와이어(12)로 와이어 본딩한 요부확대상태는 제2도와 같다. 상기와 같이 와이어 본딩하기 위한 장치인 와이어본더(Wire Bonder)는 제3도에 도시된 바와같이, 본딩 다이어그램(28) 또는 어떤 물체든지 받아들이는 카메라(20)와 ; 이 카메라(20)에서 받아들인 영상신호를 전기적 신호로 변환시키거나, 카메라(20)의 명암을 조절하는 카메라 콘트롤러(21)와 ; 이 카메라 콘트롤러(21)로 받은 신호를 모니터(23) 및 비디오 그래픽(24)으로 보내는 비디오 인터페이스(22)와 ; 이 비디오 인터페이스(22)에 의해 상기 카메라(20)에서 현재 보고있는 영상을 스크린 상에 나타내는 모니터(23)와 ; 상기 비디오 인터페이스(22)에 의해 모니터(23)의 스크린에 영상이 나타나도록 신호를 발진시키는 비디오 그래픽(24)과 ; 이 비디오 그래픽(24)으로부터 받은 신호에 의해 실제 본딩 와이(l2)의 위치를 인식하고, 그 각각의 와이어(11)를 램(26)에 기억시키는 마이크로 프로세서(25)와 ; 이 마이크로 프로세서(25)로부터 받은 데이타를 저장하는 램(26)과 ; 상기 마이크로 프로세서(25)로부터 받은 데이타를 와이어 본딩하기 위한 프로그램이 저장되어 있는 롬(27)으로 구성되어 있다
이와같이 구성된 와이어 본더는, 카메라(20)에서 본딩 다이어그램(28)을 읽어들이면 카메라 콘트롤러(2l)에 의해 카메라(20)의 영상신호가 전기적 신호로 변환된후, 비디오 인터페이스(22)를 통해 모니터(23)에 본딩 다이어그램(28)이 나타나도록 하고, 비디오 그래픽(24)에서는 상기 비디오 인터페이스(22)를 통해 전기적신호로 변환된 신호를 받아 마이크로 프로세서(25)로 보낸다. 마이크로 프로세서(25)에서는 롬(27)에 저장된 프로그램에 의해 본딩 다이어그램(28)의 순서대로 램(26)을 메모리시킨다.
상기 롬(27)에 저장된 프로그램에 의한 와이어 본딩시 본딩 다이어그램 메모리 방법은 제4도에 도시된바와같이, 시스템 수의 선정으로 실제 본딩할 위치가 몇개인가 선정하고, 기준점인 XYO를 선정하는 제1단계(10)와 ; 각 시스템마다 레퍼런스 포인트 및 아이 포인트를 선정하는 제2단계(200) ; 실제로 본딩할 위치를 메모리하는 제3단계(300)로 동작된다.
상기 제2단계(200)에서는, 칩(9)의 레퍼런스(Reference) 포인트 1및 레퍼런스 포인트 2를 지정하고, 칩(9)의 아이(Eye) 포인트 1 및 아이 포인트 2를 지정한 후, 내부 리드(5)의 레퍼런스 포인트 1 및 레퍼런스 포인트 2를 지정하고, 내부 리드(5)의 아이 포인트 1 및 아이 포인트 2를 지정한다.
상기 제3단계(300)에서는 제2도에 도시된 바와같이, 와이어(12-1)의 본드 포인트 l 및 본드 포인트 2를 칩(9)의 패드(11) 및 내부 리드(5)의 포스트(8)에 지정하고, 와이어2(12-2)의 본드 포인트 1 및 본드 포인트 2를 칩(9)의 패드(11) 및 내부 리드(5)의 포스트(8)에 지정하며, 같은 방법으로 와이어(12)의 숫자만큼 칩(9)의 패드(11)와 내부 리드(5)의 포스트(8)간을 순서적으로 메모리한다.
그러나, 이와같은 본딩 다이어그램 메모리방법은 매 와이어마다 본드 포인트 l과 본드 포인트 2를 지정해주고 있어 하이리드인 경우 시간이 많이 소요되고, 메모리 종료후 패드의 중앙에 본딩이 되도록 수정을 해야하며, 사람의 실수로 인하여 잘못 패드와 포스트간을 연결할 경우 부정확한 본드를 발생시켜 정확도가 떨어지는 문제점이 있었다.
본 발명은 이와같은 문제점을 감안하여, 와이어 본딩시 본딩 다이어그램을 카메라를 통하여 읽음으로써, 시간을 단축시키고 정확히 메모리할수 있도록 함을 특징으로 한다. 즉, 카메라에서 본딩 다이어그램을 읽는 순간에 모니터에 읽는 부분이 나타나고 그것이 마이크로 프로세서에 의하여 어느 위치인가 하는 위치가 결정되며, 결정된 위치를 램에 자동으로 메모리시키도록 롬의 프로그램을 변경시킨 것이다
이하 도면을 참조하여 상세히 설명하며, 종래와 중복되는 부분은 동일부호를 부기하여 설명한다.
본발명 와이어 본딩시 본동 다이어그램 자동 메모리 방법은 제6도에 도시한 바와같이, 시스템 수의 선정으로 실제 본딩할 위치가 몇개인가 선정하고, 기준점인 XY0를 선정하는 제1단졔(100)와 ; 각 시스템마다 레퍼런스 포인트 및 아이 포인트의 위치를 선정하는 제2단계(20)와 ; 롬(27)의 프로그램에 의해 실제로 본딩할 위치를 자동으로 메모리하는 제3단계(310)로 동작한다.
상기 제3단계(310)에서는, 각 시스템의 레퍼런스 포인트 및 아이 포인트의 위치 선정이 끝난 다음(200), 지금부터 와이어(l2)를 연결할 위치를 지정한다는 지시를 한다. 침(9)의 패드(11)에서 내부 리드(5)의 포스트(8)로 본딩할 경우, 본딩 다이어그램의 패드(11)를 첫번째 패드(11-1)부터 순서적으로(11-1, 11-2, 11-3……) 전부 보여주며, 이때 기준점으로부터 각 패드(11)의 거리가 얼마인지 계산한다(311). 패드(11)를 보여주는 것이 종료되면, 마지막 패드(11-N)에서 패드(11)가 종료되었음을 지시한후(312), 포스트(8)를 첫번째 패드(11-1)와 연결되는 포스트(8-1)를 기점으로 하여 순서적으로 (8-1, 8-2, 8-3……) 전부 보여주고, 이때에도 기준점으로부터 각 포스트(8)의 거리가 얼마인지 계산한다(313). 포스트(8)를 보여주는 것이 종료되면, 마지막 포스트(8-N)에서 포스트(8)가 종료되었음을 지시한다(314).
한편, 내부 리드(5)의 포스트(8)에서 칩(9)의 패드(11)로 본딩할 경우에는 내부 리드(5)의 포스트(8)를 먼저 보여주고, 칩(9)의 패드(11)를 나중에 보여준다. 이와같이 하여 메모리를 종료한다(310).
이상에서 상세히 설명한 바와같이 본발명은, 카메라에서 본딩 다이어그램을 읽는 순간에 모니터에 읽는부분이 나타나며 그것이 마이크로 프로세서에 의하여 위치가 결정되고, 결정된 위치를 롬에 저장된 프로그램에 의해 램에 자동으로 메모리시킴으로써, 메모리시 대부분 소요되는 패드와 포스트간의 위치 지정시간을 단축하고, 사람의 실수로 인한 부정확한 본드를 예방할수 있어 정확히 메모리할수 있으며, 누구나 손쉽게 메모리할수 있는 효과가 있다.

Claims (3)

  1. 와이어 본딩시 본딩 다이어그램 메모리 방법에 있어서, 시스템 수의 선정으로 실제 본딩할 위치가 몇개인가 선정하고, 기준점인 XYO를 선정하는 제l단계(10)와 ; 기준점 선정후 각 시스템마다 레퍼런스 포인트 및 아이 포인트의 위치를 선정하는 제2단계(200)와 ; 각 위치 선정후 롬(27)에 저정된 프로그램에 의해 실제로 본딩할 위치를 자동으로 램(26)에 메모리하는 제3단계(310)로 동작함을 특징으로 하는 와이어 본딩시 본딩 다이어그램 자동 메모리방법.
  2. 제1항에 있어서, 제3단계(3l0)는 패드(l1)를 보여준다고 지시한후 첫번째 패드(11-1)부터 순서대 로패드(11) 전체를 보여주는 단계(3l1)와 ; 패드(11)를 보여주는 것이 종료되면, 마지막 패드(11-N)에서 패드(1l)가 종료되었음을 지시한후, 포스트(8)를 보여준다고 지시하는 단계(312)와 ; 첫 패드(11-1)와 연결되는 첫번째 포스트(8-1)를 기점으로하여 순서대로 포스트(8) 전체를 보여주는 단계(313)와 ; 포스트(8)를 보여주는 것이 종료되면 마지막 포스트(8-N)에서 포스트(8)가 종료되었음을 지시하는 단계(314)로 동작하여 메모리를 종료함을 특징으로 하는 와이어 본딩시 본딩 다이어그램 자동 메모리방법.
  3. 제2항에 있어서, 제3단계(310)의 메모리 순서는 내부 리드(5)의 포스트(8)에서 칩(9)의 패드(11)로 본딩할 경우, 내부 리드(5)의 포스트(8)를 먼저 보여주는 단계(313)를 1차적으로 수행하고 ; 칩(9) 패드(11)에서 내부 리드(5)의 포스트(8)로 본딩할 경우, 칩(9)의 패드(1l)를 먼저 보여주는 단계(313)를 1차적으로 수행하도록 선택하여 유동적으로 순서를 변경함을 특징으로 하는 와이어 본딩 다이어그램 자동 메모리방법.
KR1019920022846A 1992-11-30 1992-11-30 와이어 본딩시 본딩 다이어그램 자동 메모리 방법 KR960006431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920022846A KR960006431B1 (ko) 1992-11-30 1992-11-30 와이어 본딩시 본딩 다이어그램 자동 메모리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022846A KR960006431B1 (ko) 1992-11-30 1992-11-30 와이어 본딩시 본딩 다이어그램 자동 메모리 방법

Publications (2)

Publication Number Publication Date
KR940012554A KR940012554A (ko) 1994-06-23
KR960006431B1 true KR960006431B1 (ko) 1996-05-15

Family

ID=19344308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022846A KR960006431B1 (ko) 1992-11-30 1992-11-30 와이어 본딩시 본딩 다이어그램 자동 메모리 방법

Country Status (1)

Country Link
KR (1) KR960006431B1 (ko)

Also Published As

Publication number Publication date
KR940012554A (ko) 1994-06-23

Similar Documents

Publication Publication Date Title
US5516023A (en) Wire bonding apparatus
US6467672B2 (en) Methods for clamping and wire-bonding the leads of a lead frame one set at a time
US20050189567A1 (en) Wire loop, semiconductor device having same, wire bonding method and wire bonding apparatus
US5615821A (en) Wire bonding method and apparatus
JPH05144992A (ja) 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
KR960006431B1 (ko) 와이어 본딩시 본딩 다이어그램 자동 메모리 방법
JP2913565B2 (ja) ワイヤループ曲がり検査方法及びその装置
US5292050A (en) Wire bonder
JP3152764B2 (ja) ワイヤボンダ−
JPS593850B2 (ja) 半導体ワイヤ−ボンディング装置
US7075188B2 (en) Circuit device and method for manufacturing the same
JP3314174B2 (ja) ワイヤーボンディング座標の補正方法
US5705431A (en) Production method for insulated semiconductor device
US20010020734A1 (en) Management of a lateral deflection amount of a metal wire in a semiconductor device
KR100296134B1 (ko) 와이어본더의이중본딩방지를위한화상인식방법
JP2836212B2 (ja) ワイヤボンディング方法及びワイヤボンダ
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JP3026303B2 (ja) 半導体パッケージのワイヤボンディング方法及びそのワイヤボンディング装置
JPS60242627A (ja) ワイヤボンデイング方法およびその装置
JPS6034046A (ja) 半導体装置の製造方法及びこれに用いるリ−ドフレ−ム
JPS6092643A (ja) 半導体装置の製造方法
KR100237323B1 (ko) 리드프레임용 위치인식장치 및 그 제어 방법
KR200177070Y1 (ko) 타이바에 중심결정 눈금이 구비된 스몰 다이 패드패키지
KR100629272B1 (ko) 와이어 본딩 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee