KR960005944B1 - 브이티알 시스템에 있어서 지연록크 스틸신호 처리회로 및 방법 - Google Patents
브이티알 시스템에 있어서 지연록크 스틸신호 처리회로 및 방법 Download PDFInfo
- Publication number
- KR960005944B1 KR960005944B1 KR1019890009091A KR890009091A KR960005944B1 KR 960005944 B1 KR960005944 B1 KR 960005944B1 KR 1019890009091 A KR1019890009091 A KR 1019890009091A KR 890009091 A KR890009091 A KR 890009091A KR 960005944 B1 KR960005944 B1 KR 960005944B1
- Authority
- KR
- South Korea
- Prior art keywords
- still
- output
- signal
- slow
- color
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 회로도.
제2도는 본 발명에 따른 동작파형도.
제3도는 본 발명에 따른 흐름도.
본 발명은 브이티알 시스템에 있어서 스틸신호 처리회로에 관한 것으로, 특히 간단히 구성된 지연회로와 제어스위칭에 의해 화상신호를 스틸(STILL) 및 슬로우(SLOW) 화면으로 처리할 수 있는 브이티알 시스템에 있어서 지연록크 스틸신호 처리회로 및 방법에 관한 것이다.
일반적으로 브이티알 시스템이나 화상처리 시스템에서 스틸(정지)화면 처리는 대용량의 메모리 장치를 사용한다. 따라서 스틸할 화상 데이타를 상기 메모리에 정지해 뒀다가 계속 같은 내용을 리드하면 정지화면이 된다. 또 다른 방법으로 서보의 제어에 의해 상기와 같은 정지화면을 처리가 가능해진다.
상기와 같은 종래의 처리방법은 고가의 메모리칩과 상기 메모리칩을 제어하기 위한 회로가 복잡하게 구성되는 반면, 복잡한 서보의 제어에 의해 이루어지는 문제점이 있었다.
따라서 본 발명의 목적은 간단한 지연회로 구성으로 비디오신호 처리를 스틸 및 슬로우화면으로 실현할 수 있는 회로 및 방법을 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 회로도로서, 비디오 헤드(HD)로부터 센싱한 FM 신호를 증폭 및 복조하여 처리하는 휘도 및 칼라 처리회로(10)와, 상기 휘도 및 칼라 처리회로(10)로부터 휘도와 칼라를 분리하는 휘도/칼라 분리회로(20)와, 상기 휘도 및 칼라 처리회로(10)로부터 수직 동기신호를 분리해내는 동기 분리회로(30)와, 상기 동기 분리회로(30)의 출력단을 앤드게이트(AN1)의 입력단에서 반전하여 입력하고 상기 앤드게이트(AN1)의 출력신호를 T플립플로(F/F1)의 클럭으로 입력하여 상기 T플립플로(F/F1)의 출력단(Qs)을 상기 앤드게이트(AN1)에 연결하고, 상기 앤드게이트(AN1)의 출력단을 T플립플롭(F/F2)의 클럭으로 입력하여 재생과 스틸을 위한 제어신호를 발생하는 재생 및 스틸 모드 제어부(40)와, 상기 재생 및 스틸 모드 제어부(40)의 출력을 T플립플롭(F/F3)의 클럭단(CK)에 연결하고 상기 T플립플롭(F/F3)의 출력단(QT)을 카운터(CNT)의 칩인에이블단(CE)에 인가하여 상기 카운터(CNT)의 출력단(QC)을 상기 T플립플롭(F/F3)의 프리세트단(PR2)에 연결하고, 기본클럭단(15)의 클럭을 상기 카운터(CNT)의 클럭단(CK)과, 앤드게이트(AN2)의 입력단에 연결하고 상기 T플립플롭(F/F3)의 출력단(QT)을 상기 앤드게이트(AN2)의 입력단에 연결하고 신호 스틸에 따른 쉬프트 클럭신호를 발생하는 스틸신호 출력 제어부(50)와, 상기 재생 및 스틸 모드 제어부(40)의 출력에 따라 재생과 스틸을 스위칭하는 스위치(SW1)에 연결하고 상기 스위치(SW1)의 공통단에 휘도신호를 1수평기간을 지연하는 1HD 지연소자(1H1)를 연결하고 상기 1HD 지연소자(1H1)의 출력단으로부터 궤환되는 입력을 1수평기간을 지연하는 1H 지연소자(1H2)를 연결하여 상기 스위치(SW1)의 스틸단(STILL)에 연결하여 상기 스틸신호 출력 제어부(50)의 출력에 따라 재생 및 스틸 휘도신호를 출력하는 휘도 스틸신호 처리부(60)와, 키보드(key)를 통해 입력되는 키를 처리하여 상기 T플립플롭(F/F1, F/F2) 및 카운터(CNT)의 프리세트 및 클리어단을 제어하기 위해 제어신호를 발생하는 마이콤(Micom)과, 상기 휘도/칼라 분리회로(20)로부터 출력된 칼라신호를 색차신호로 디코딩하는 RGB 디코더(70)와, 상기 재생 및 스틸 제어부(40)의 스위칭되는 스위치(SW2)를 상기 RGB 디코더(70)의 출력단(R-Y, B-Y)에 연결되도록 하고 상기 스위치(SW2)로부터 1수평주기를 각각 지연하는 1H 지연소자(1H3, 1H4)를 연결하고 상기 1H 지연소자(1H3, 1H4)의 출력단에 1H 지연소자(1H5, 1H6)를 연결하여 상기 1H 지연소자(1H5, 1H6)의 출력단을 상기 스위치(SW2)의 스틸단(STILL)에 연결되어 칼라신호를 스틸하는 칼라 스틸 신호 처리부(90)와, 상기 1H 지연소자(1H3, 1H4)의 칼라 출력과 상기 1H 지연소자(1H1)의 휘도 출력을 엔코딩하여 원신호로 재생하는 RGB 엔코더(80)로 구성된다.
제2도는 본 발명에 따른 제2도의 동작 파형도로서, (3a)는 T플립플롭(F/F1)의 출력 파형이고, (3b)는 동기 분리회로(10)의 수직 동기 파형이며, (3c)는 앤드게이트(AN1)의 출력 파형이고, (3d)는 T플립플롭(F/F3)의 출력 파형이며, (3e)는 앤드게이트(AN2)의 출력 파형이고 (3f)는 T플립플롭(F/F2)의 출력 파형이며, (3g)는 스틸 출력주기를 나타낸 예시도이다.
제3도는 본 발명에 따른 흐름도로서, 시스템을 초기 세팅하는 제1과정과, 스틸 및 슬로우 모드를 체킹하는 제2과정과, 상기 제2과정의 스틸 모드가 아닐때 스틸 키 입력이 있으면 스틸 모드의 출력을 세팅하는 제3과정과, 상기 제3과정 실행 후 수직 동기간 스틸 스위칭을 위한 제어신호를 발생하여 스틸 수평버퍼의 세팅여부를 검사하여 값을 변환하는 제4과정과, 상기 제3과정에서 스틸 키가 아니고 슬로우 키일때 슬로우 모드 플랙과 슬로우 인터벌 타임을 세팅한 후 상기 제4과정을 실행하는 제5과정과, 상기 제2과정에서 슬로우 모드시 슬로우 인터벌 타임이 마지막일때 상기 제5과정을 실행하고 슬로우 인터벌 타임이 아닐때 슬로우 해제키이면 슬로우 모드 플랙을 제로로 세팅하여 스틸 실행버퍼의 상태를 체킹하는 제6과정으로 이루어진다.
따라서 본 발명의 구체적 일실시예를 제1-3를 참조하여 상세히 설명하면, 마이콤(Micom)은 (4a)과정에서 시스템의 파워 온시 T플립플롭(F/F2-F/F3)과 카운터(CNT)의 프리세트단(PR1, PR2, PR3)을 "하이"로 세팅하고, T플립플롭(F/F1)의 프리세트단(PR4)을 "로우"로 하고, 클리어단(CLR)을 "하이"로 세팅한다.
정상 동작시 비디오 헤드(HD)를 통해 FM 비디오 신호가 센싱되면 휘도 및 칼라 처리회로(10)에 증폭 및 복조한다. 상기 휘도 및 칼라 처리회로(10)의 출력이 휘도/칼라 분리회로(20)에서 휘도와 칼라가 분리되고, 한편 동기 분리회로(30)에서 수직 동기가 분리된 후 반전되어 앤드게이트(AN1)에 "하이" 상태의 신호가 입력된다.
초기 상태에서 T플립플롭(F/F1)가 클리어되어 있으므로 T플립플롭(F/F1)의 출력은 "로우"이므로, 앤드게이트(AN1)의 출력은 "로우"가 된다. 그리고 T플립플롭(F/F2, F/F3)의 프리세트단(RP1, PR2)은 초기과정에서 프리세팅되어 있으므로 출력단(QT, Q1)은 "하이"가 되어 스위치(CW1)의 절환은 재생모드(PB)에 위치하게 되고, 기본 클럭단(15)의 입력은 앤드게이트(AN2)를 통해 1H 지연소자(1H1, 1H2)의 쉬프트 클럭으로 인가되어 상기 칼라/휘도 분리회로(20)에서 분리된 휘도신호가 스위치(SW1)를 통해 1H 지연소자(1H1)를 통해 출력되어 RGB 엔코더(80)에 인가된다.
한편, 상기 T플립플롭(F/F2)의 출력단(Q1)의 상태가 스위치(SW2)에 인가되어 재생모드를 지정하므로 상기 휘도/칼라 분리회로(20)를 통해 출력되는 칼라신호를 RGB 디코더(70)에서 색차신호(R-Y, B-Y)를 디코딩한다. 상기 칼라 디코딩신호가 스위치(SW2)를 통해 1H 지연소자(1H3, 1H4)에 입력되면 상기 앤드게이트(AN2)에서 발생되는 클럭신호에 의해 쉬프트된다.
상기 지연소자(1H3, 1H4)의 출력을 상기 휘도신호와 같이 RGB 엔코더(80)에서 엔코딩되어 원신호로 재생된다. 그러나 마이콤(Micom)은 상기 (4a) 과정에서 초기파워 온상태가 아니면 마이콤(Micom)의 내부 모드 플랙레지스터를 검색하여 키보드(key)를 통해 입력되어 세팅된 스틸 및 슬로우 모드를 (4c, 4d)과정에서 체킹한다.
상기 (4c),(4d) 과정에서 스틸 및 슬로우 모드도 아닌 상태에서 키보드(key)를 통해 스틸 키가 마이콤(Micom)으로 입력되면 마이콤(Micom)이 (4e)과정에서 이를 체킹한다. 즉 (4o)과정에서 스틸 키 입력임이 체크될시 (4f)과정에서 마이콤(Micom)내의 모드 플랙 레지스터에 스틸 모드에 따른 플랙을 세팅하고, (4i)과정에서 T플립플롭(F/F1)의 프리세트단(PR4)을 세팅하면 T플립플롭(F/F1)의 출력단(Qs)은 (3a)와 같이 "하이"로 트랜지션된다. 이때 상기 동기 분리회로(30)의 출력(3b)을 앤드게이트(AN1)에서 논리화하면(3c)와 같이 소정 펄스폭을 가진 신호가 발생된다. 상기 (3c)신호의 라이징 에지에서 이 신호를 T플립플롭(F/F1, F/F2)의 클럭단(CK)으로 입력하면 T플립플롭(F/F2)는 (3c) 신호의 폴리에지에서 동작되므로 출력은 (3f)와 같이 발생되고 T플립플롭(F/F1)의 출력은 (3c)의 라입징에지에서 동작하므로 출력은 (3d)와 같이 발생된다.
이때 상기 T플립플롭(F/F2)의 출력에 의해 스위치(SW1, SW2)를 스틸 전환단(STILL)으로 전환한다. 그리고 T플립플롭(F/F3)의 출력에 의해 카운터(CNT)를 인에이블하고, 앤드게이트(AN2)에 "로우"를 인가되므로 (3e)와 같이 1H 지연소자(1H1-1H6)로 인가되는 클럭은 차단된다. 상기 카운터(CNT)는 상기 (3d)의 인에이블 시점부터 카운트하여 모드 스위칭 동작이 완료되었다고 인정할 만큼이 되면 카운터(CNT)의 출력단(QC)을 "하이"로 한다. 이때 T플립플롭(F/F3)의 프리세트단(PR2)은 "하이"가 되어 세팅되므로 T플립플롭(F/F3)의 출력은 "하이"가 된다. 이때 카운터(CNT)는 디스에이블되고, 앤드게이트(AN2)의 출력은 (3e)와 같이 다시 1H 지연소자(1H1-1H6)로 쉬프트 클럭이 공급된다. 이로 인하여 휘도 스틸신호 처리부(60)의 1H 지연소자(1H1)의 출력이 휘도신호 출력단(61)으로 출력됨과 동시에 1H 지연소자(1H2)로 인가되어 스위치(SW1)를 통해 다시 1H 지연소자(1H1)를 통해 출력된다. 즉, 1H 지연소자(1H1, 1H2)를 통해 반복되어 같은 신호가 출력된다.
한편 휘도/칼라 분리회로(20)에서 분리된 칼라신호도 칼라 스틸 처리부(90)에서 반복되어 같은 신호가 출력되어 각각 RGB 엔코더(80)에서 엔코딩되어 같은 신호가 계속 출력되어 스틸신호로 나타낸다. 그리고 상기 마이콤(Micom)의 상기 (4i)과정에서 상기 T플립플롭(F/F1)의 프리세트단(PR4)을 세팅한 후 마이콤(Micom)내의 스틸 제어버퍼가 "1"로 세팅되어 있는가를 (4j) 과정에서 체킹한다.
상기 (4j)과정에서 스틸 제어버퍼가 세팅되어 있지 않으면 (4k)과정에서 "1"로 세팅하고, 세팅되어 있으면 (4l)과정에서 "0"로 해제한다. 즉, 스틸 제어버퍼는 스틸 키(key)가 들어올때마다 반전되는 변환값이 세팅되어 스틸처리를 제어한다.
한편 마이콤(Micom)이 상기 (4e)과정에서 슬로우 키 입력을 받으면 (4h)과정에서 모드 플랙의 슬로우 모드를 "1"로 세팅하고, (4n)과정에서 슬로우 인터벌 타임으로 스틸기간을 세팅한다. 상기 슬로우 인터벌이 세팅되면 상기 (4i)-(4l)과정을 상기와 같은 방법으로 수행한다. 그러나 이미 (4d)과정의 체킹처럼 슬로우 모드가 세팅되어 있으면 (4o)과정에서 상기 (4n)과정에서 세팅한 슬로우 인터벌 타임이 끝인가를 체킹한다. 상기 (4o)과정에서 슬로우 인터벌이 마지막이면 상기 (4n)과정의 슬로우 인터벌을 다시 세팅한다.
상기 (4o)과정에서 슬로우 인터벌의 끝이 아니면 (4p)과정에서 슬로우 해제 키가 입력했는가를 마이콤(Micom)에서 체킹한다. 상기 (4p)과정에서 슬로우 해제 키 입력이 없으면 상기 (4i)과정을 반복하면 (4q)과정에서 슬로우 모드 플랙을 제로로 하고 스틸 수행버퍼의 상태를 체킹한다.
상술한 바와 같이 디지탈 메모리 및 복잡한 서브 제어없이 스틸 및 슬로우를 간단히 실현할 수 있는 이점이 있다.
Claims (2)
- 브이티알 시스템의 지연록크 스틸신호 처리방법에 있어서, 상기 브이티알 시스템을 초기에 세팅하는 제1과정과, 스틸 및 슬로우 모드에 있는지를 체킹하는 제2과정과, 상기 제2과정의 스틸 모드가 아닐때 스틸 키 입력이 있으면 상기 스틸 모드의 출력을 세팅하는 제3과정과, 상기 제3과정 실행 후 수직 동기기간 스틸 스위칭을 위한 제어신호를 발생하여 스틸 수평버퍼의 세팅여부를 검사하여 값을 변환하는 제4과정과, 상기 제3과정에서 스틸 키가 아니고 슬로우 키일때 슬로우 모드 플랙과 슬로우 인터벌 타임을 세팅한 후 상기 제4과정을 실행하는 제5과정과, 상기 제2과정에서 슬로우 모드시 슬로우 인터벌 타임이 마지막일때 상기 제5과정을 실행하고 슬로우 인터벌 타임이 아닐때 슬로우 해제 키이면 슬로우 모드 플랙을 제로로 세팅하여 스틸 실행버퍼의 상태를 체킹하는 제6과정으로 이루어짐을 특징으로 하는 브이티알 시스템에 있어서 지연록크 스틸신호 처리방법.
- 비디오 헤드(HD)로부터 센싱한 FM 신호를 증폭 및 복조하여 처리하는 휘도 및 칼라 처리회로(10)와, 상기 휘도 및 칼라 처리회로(10)로부터 휘도와 칼라를 분리하는 휘도/칼라 분리회로(20)와, VTR 시스템을 제어하는 마이콤(Micom)과, 상기 휘도/칼라 분리회로(20)로부터 출력된 칼라신호를 색차신호를 디코딩하는 RGB 디코더(70)와, 상기 휘도 및 칼라 처리회로(10)로부터 수직 동기신호를 분리해내는 동기 분리회로(30)를 구비한 브이티알 시스템의 시틸화면 처리회로에 있어서, 상기 동기 분리회로(30)의 출력단을 앤드게이트(AN1)의 입력단에서 반전하여 T플립플롭(FF1)의 출력단(Qs)의 출력과 같이 입력토록 하고, 상기 앤드게이트(AN1)의 출력신호를 T플립플롭(FF1, FF2)의 클력단(CK)으로 인가하여 화상의 재생(PB)과 스틸(STLL)을 위한 선택 제어신호를 발생하는 재생 및 스틸 모드 제어부(40)와, 상기 마이콤(MICOM)에 의해 카운터(CNT)의 프리세트단(PR#)을 통해 프리세팅되고, 상기 재생 및 스틸 모드 제어부(40)의 앤드게이트(AN1)의 출력을 T플립플롭(FF3)의 클럭단(CK)에 인가하고, 상기 T플립플롭(FF3)의 출력단(QT)의 신호를 카운터(CNT)의 칩인에이블단(CE)에 인가하며, 상기 카운터(CNT)의 출력단(QC)의 신호를 상기 T플립플롭(FF3)의 프리세트단(PR2)에 인가하도록 연결하고, 기본클럭단(15)의 클럭을 상기 카운터(CNT)의 클럭단(CK)과 앤드게이트(AN2)의 입력단에 인가하도록 연결하여, 상기 T플립플롭(FF3)의 출력단(QT)의 출력을 상기 앤드게이트(AN2)에 인가하도록 연결하여 스틸에 따른 쉬프트 클럭신호를 발생하는 스틸신호 출력 제어부(50)와; 상기 재생 및 스틸 모드 제어부(40)의 T플립플롭(FF2)의 출력단(Q1)의 출력에 따라 모드 절환 스위치(SW1)을 제어하여 재생(PB) 또는 스틸(STILL) 화상을 선택하여 상기 스틸신호 출력 제어부(50)의 출력에 따라 1HD 지연소자(1H1, 1H2)에서 소정 타이밍에 맞도록 지연하여 휘도에 대해 스틸 또는 재생화상을 처리하는 휘도 스틸 또는 재생신호 처리부(60)와; 상기 재생 및 스틸 모드 제어부(40)의 T플립플롭(FF2)및의 출력에 따라 단자(Z)을 통해 모드 절환스위치(SW2)를 제어하여 상기 RGB 디코더(70)에서 출력되는 재생 또는 스틸화상을 선택하며, 상기 모드 절환스위치(SW2)에서 선택되는 재생 또는 스틸신호를 1HD 지연소자(1H3-1H6)에서 소정지연하여 칼라화상에 대해 스틸 및 재생하는 칼라 스틸 또는 재생신호 처리부(90)와; 상기 칼라 스틸 또는 재생신호 처리부(90)의 1H 지연소자(1H3-1H6)의 칼라 출력과 상기 휘도 스틸 또는 재생신호 처리부(60)의 1HD 지연소자(1H1-1H2)의 출력을 받아 엔코딩하여 원신호로 재생하는 RGB 엔코더(80)로 구성됨을 특징으로 하는 브이티알 시스템에 있어서 지연록크 스틸신호 처리회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890009091A KR960005944B1 (ko) | 1989-06-29 | 1989-06-29 | 브이티알 시스템에 있어서 지연록크 스틸신호 처리회로 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890009091A KR960005944B1 (ko) | 1989-06-29 | 1989-06-29 | 브이티알 시스템에 있어서 지연록크 스틸신호 처리회로 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910002263A KR910002263A (ko) | 1991-01-31 |
KR960005944B1 true KR960005944B1 (ko) | 1996-05-03 |
Family
ID=19287598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890009091A KR960005944B1 (ko) | 1989-06-29 | 1989-06-29 | 브이티알 시스템에 있어서 지연록크 스틸신호 처리회로 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960005944B1 (ko) |
-
1989
- 1989-06-29 KR KR1019890009091A patent/KR960005944B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910002263A (ko) | 1991-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910013867A (ko) | 다화면 메모리를 사용한 스틸 비디오 카메라 | |
KR960005944B1 (ko) | 브이티알 시스템에 있어서 지연록크 스틸신호 처리회로 및 방법 | |
JP2001268520A (ja) | データ処理装置及び方法 | |
KR100223205B1 (ko) | 디지탈 비디오 디스크의 영상신호 재생장치 및 그 제어방법 | |
KR100200133B1 (ko) | 영상재생장치에서의 osd(on-screen display)색상가변장치 | |
US6226042B1 (en) | Color encoder | |
JPH0721012Y2 (ja) | 子画面形成回路 | |
JP2002185980A (ja) | マルチフォーマット記録再生装置 | |
JPH01318385A (ja) | カメラ一体型磁気記録再生装置 | |
JP3069024B2 (ja) | Rgbエンコーダ | |
KR0141135B1 (ko) | 재생방식절환장치 및 방법 | |
JPH05219525A (ja) | ビデオ信号の記録再生装置 | |
KR0116642Y1 (ko) | 광디스크 재생시스템 | |
KR900008891B1 (ko) | 배밀주사 디지탈 tv의 분리 영상신호 처리회로 | |
JP2508514B2 (ja) | 画像記憶装置 | |
KR940000967Y1 (ko) | 멀티 영상 처리 시스템의 색신호 절환회로 | |
JP3191850B2 (ja) | 動き検出回路 | |
JPH06276543A (ja) | 映像信号処理回路 | |
JPH0265591A (ja) | デジタルカラー映像信号処理回路 | |
JPH04346594A (ja) | ディジタルコンポーネントビデオ信号の処理装置 | |
JPH1023332A (ja) | 合成信号処理回路 | |
JPH0292175A (ja) | 映像信号処理装置 | |
JPH0369293A (ja) | 映像信号再生装置 | |
JPH10341410A (ja) | 映像信号処理装置 | |
JPH0440078A (ja) | ペデスタルレベル再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |