KR960005716B1 - 엘리베이터의 주·종 마이콤 데이타 통신회로 - Google Patents

엘리베이터의 주·종 마이콤 데이타 통신회로 Download PDF

Info

Publication number
KR960005716B1
KR960005716B1 KR1019930005010A KR930005010A KR960005716B1 KR 960005716 B1 KR960005716 B1 KR 960005716B1 KR 1019930005010 A KR1019930005010 A KR 1019930005010A KR 930005010 A KR930005010 A KR 930005010A KR 960005716 B1 KR960005716 B1 KR 960005716B1
Authority
KR
South Korea
Prior art keywords
input
main
output
microcomputer
data
Prior art date
Application number
KR1019930005010A
Other languages
English (en)
Inventor
김충원
Original Assignee
엘지산전주식회사
이희종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지산전주식회사, 이희종 filed Critical 엘지산전주식회사
Priority to KR1019930005010A priority Critical patent/KR960005716B1/ko
Application granted granted Critical
Publication of KR960005716B1 publication Critical patent/KR960005716B1/ko

Links

Landscapes

  • Indicating And Signalling Devices For Elevators (AREA)

Abstract

내용 없음.

Description

엘리베이터의 주·종 마이콤 데이타 통신회로
제1도는 종래의 주·종 마이콤간의 데이타 통신회로.
제2도는 제1도의 각부 파형도.
제3도는 버퍼의 데이타 흐름도.
제4도는 본 발명의 엘리베이터의 주·종 마이콤 데이타 통신회로도.
제5도는 제4도는 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
41 : 주마이콤 중앙처리부 42 : 주마이콤 버퍼
43 : 주마이콤 인터럽트 발생부 44 : 주마이콤 어드레스 래치
45 : 콘트롤 버스 46 : 프로그래머블 병렬 인터페이스부
47 : 종마이콤 인터럽트 발생부 48 : 종마이콤 버퍼
49 : 종마이콤 중앙처리부 50 : 콘트롤 버스
54 : 입·출력버퍼 60 : 주마이콤부
70 : 종마이콤부
본 발명은 주·종 마이콤간의 데이타 전송에 관한 것으로, 특히 마이콤 방식의 엘리베이터 운행 시스템에서 운전 제어를 수행하는 주마이콤과 모터를 제어하는 종마이콤간의 인터럽트에 의한 엘리베이터의 주·종 마이콤 데이타 통신회로에 관한 것이다.
마이콤 방식의 엘리베이터 제어 시스템은 운전을 담당하는 주마이콤부와 속도 및 모터를 담당하는 종마이콤부로 나뉘어져 엘리베이터를 제어하기 때문에 실제 엘리베이터를 운행하기 위해서는 주마이콤 및 종마이콤에서 서로의 데이타 정보를 알아야 하는데, 이때의 정보교환을 위한 방식이 본 발명의 주·종 마이콤 데이타 통신회로에 의해 이루어진다.
제1도는 종래의 주·종 마이콤간의 데이타 전송회로로서 주마이콤과 종마이콤간의 데이타 전송을 위한 공통램(1)과, 주마이콤간의 데이타 버스(MDO~MD7)와 공통램(1)의 데이타 버스(E'(n))간의 데이타 전송을 제어하기 위한 회로(20,25)와, 종마이콤의 데이타 버스(SDO~SD7)와 공통램(1)의 데이타 버스(E'(N))간의 데이타 전송을 제어하기 위한 회로(30,35)와, 각각의 주·종 마이콤의 중앙처리장치가 할당한 시간만큼 공통램(1)으로부터 데이타를 리드/라이트하도록 일정 주기를 갖는 신호를 발생하는 신호 발생부(2)로 이루어져 있다.
공통램(1)은 2K바이트의 메모리 영역을 가지고 있으며, 이때, "0"에서 "1023"번지 까지는 주마이콤에서 종마이콤으로 전송할 데이타를 기입할 수 있도록 할당된 영역이며, "1024"부터 "2048"번지 까지는 종마이콤에서 주마이콤으로 전송할 데이타를 기입할 수 있도록 할당된 영역이다.
상기와 같은 구성을 갖는 종래의 엘리베이터 주종 마이콤의 데이타 전송 회로에 대하여 그 동작과 그에 따르는 문제점을 상세히 설명하면 다음과 같다.
신호 발생부(2)에서는 제2(a)도와 같이 일정 주기(16m)를 갖는 펄스를 출력하게 되는데, 8ms의 "하이레벨"시간은 주마이콤이 공통램(1)으로부터 데이타를 리드, 라이트하기 위하여 할당된 시간이며, 8ms의 "로우레벨" 구간은 종마이콤이 공통램(1)으로부터 데이타를 리드, 라이트하기 위하여 할당된 시간이다.
상기 신호 발생부(2)에서 출력되는 펄스가 "로우레벨"에서 "하이레벨"로 반전되어 8ms 동안 "하이레벨"을 유지할 때에는 주마이콤에서는 공통램(2)의 메모리 영역을 사용하기 위하여 제2(b)도와 같은 "로우"상태의 공통램 선택신호(MCS)를 출력하게 된다.
상기 공통램 선택신호(MCS)는 낸드 게이트(3)를 통하여 "하이레벨"로 반전된 다음 그 후단의 낸드 게이트(4)의 입력단에 인가되고 또한 낸드 게이트(4)의 다른 입력단에서 신호 발생부(2)로부터 "하이"상태의 펄스가 인가되기 때문에 그 출력은 "로우"상태가 되어 낸드 게이트(5)의 한 입력에 인가된다.
한편, 신호 발생부(2)의 출력펄스를 입력으로 하는 반전기(15)의 출력은 "로우"상태가 되고 이 "로우"상태의 신호가 낸드 게이트(13)의 한 입력으로 인가되므로 그 출력은 다른 입력에 관계없이 "하이"상태로 되어 낸드 게이트(15)의 다른 입력단에 인가된다.
그러므로, 낸드 게이트(5)의 출력은 "하이레벨"로 되고 이 신호는 반전기(6)을 통하여 "로우"상태로 반전되어 제2(g)도와 같은 파형이 공통램(1)의 칩 인에이블 단자(CE)에 인가되므로 공통램(1)은 인에이블된다.
한편, 주마이콤에서는 공통램(1)으로부터 데이타를 읽어 들이기 위하여 제2(c)도와 같은 "로우"상태의 주마이콤의 데이타 리드신호(MRD)를 출력하는데 이 신호가 트랜시버(7)의 입력단자(A4)에 인가된다.
이때, 트랜시버(7)는 제3(a)도에 도시된 바와 같이 방향 선택단자(DR)에 항상 5V의 전압이 인가되므로 입력단에 인가되는 신호가 출력단을 통하여 출력된다.
따라서, 이 "로우"상태의 주마이콤의 데이타 리드신호(MRD)는 트랜시버(7)를 통하여 공통램(1)의 출력인에이블 단자(OE)에 인가되고(제2(g)도), 주마이콤으로부터 지정된 어드레스 신호(MA0~MA10)가 출력되면 이 어드레스 신호는 트랜시버(7)를 통하여 공통램(1)의 어드레스 단자(E(n))로 인가되어 상기 어드레스에 저장되어 있던 데이타가 출력된다.
한편, "로우"상태의 주마이콤의 데이타 리드신호(MRD)가 트랜시버(11)의 방향선택단자(DR)에 인가되는데 트랜시버(11)는 제3(c)도에 도시되어 있는 바와 같이 방향선택단자(DR)에 "로우"상태의 신호가 인가되면 단자(B'(n))로 입력되는 신호가 단자(B(n))로 출력된다.
그러므로, 공통램(1)으로부터 단자(E'(n))로 출력되는 데이타는 트랜시버(11)를 통하여 주마이콤에 인가되며, 주마이콤에서 공통램(1)으로 데이타를 기입하는 경우에는 주마이콤의 리드신호(MRD)는 "하이"상태로 되어 출력 인에이블 단자(OE)에는 트랜시버(7)을 통하여 제2(g)도와 같은 "하이"의 신호가 인가되고 칩 인에이블 단자(CE)에는 상기와 마찬가지로 제2(f)도와 같이 "로우"의 신호가 인가된다.
또한, 쓰기 인에이블 단자(WE)에는 "로우"상태의 주마이콤의 쓰기신호(MWR)가 트랜시버(7)를 통하여 인가되므로 제2(e)도와 같이 쓰기 인에이블되어 공통램(1)에 데이타를 쓰게 되며, 종마이콤에서 공통램(1)에 데이타를 쓰거나 읽어내는 동작도 상기와 같은 방법으로 수행하게 된다.
그러나, 상기와 같은 종래의 주·종 마이콤간의 데이타 전송회로는 그것을 구성하는데 있어서 TTL 소자인 낸드 게이트와 반전기가 8개 필요하고 신호 발생부(2)가 필요하기 때문에 피씨비상의 구성범위가 넓게되며 피씨비 제작시간이 많이 소요되는 문제점이 있으며, 최초 전원투입시 또는 순간 정전시에 종래의 통신회로에서는 인터럽트 방식을 사용하지 않기 때문에 오정보를 송수신하므로 엘리베이터 운행에 치명적인 영향을 줄 수 있게 된다.
이에 따라, 본 발명의 목적은 피씨비 보드의 소형화 및 피씨비 제작시간의 단축, 입출력 포트의 사용 및 인터럽트 방식에 의한 주·종 데이타 통신을 함으로써 신뢰성 있는 엘리베이터 운행을 제공하는데 있다. 제4도는 본 발명의 주·종 마이콤간의 데이타 전송회로로서 주마이콤부(60)는 각종 입출력 장치를 제어하는 주마이콤 중앙처리부(41)와, 각종 입출력 장치로부터 입출력 데이타를 상기 중앙처리부(41)에 인가하기 위한 주마이콤 버터(42)와, 외부 입력장치로부터 인가되는 인터럽트 신호를 제어하여 상기 주마이콤 중앙처리부(41)에 인터럽트가 외부에서 발생하였다는 것을 알리는 주마이콤 인터럽트 발생부(43)와, 상기 중앙처리부(41)로부터 발생된 어드레스에 의해 외부 입·출력소자를 인에이블시키는 주마이콤 어드레스 래치(44)와, 외부 입·출력 소자에 대하여 입력할 것인지, 출력할 것인지를 제어하는 주마이콤부의 콘트롤 버스(45)로 이루어진다.
한편, 종마이콤부(70)는 종마이콤부의 각종 입출력 장치를 제어하는 종마이콤부 중앙처리부(49)와, 각종 입출력 장치로부터 입출력 데이타를 종마이콤부 중앙처리부(49)에 인가하기 위한 종마이콤부 버퍼(48)와, 외부 입력장치로부터 인가되는 인터럽트 신호를 제어하여 종마이콤부 중앙처리부(49)에 인터럽트가 외부로부터 발생하였다는 것을 알리는 종마이콤 인터럽트 발생부(47)와, 주·종 마이콤간의 데이타 통신을 제어하기 위한 프로그래머블 병렬 인터페이스부(46)와, 상기 프로그래머블 병렬 인터페이스부(46)의 입출력 데이타를 제어하기 위하 입출력 버퍼(54)로 구성된다. 상기와 같이 구성된 본 발명의 엘리베이터의 주·종 마이콤 데이타 통신회로에 대하여 그 작용과 효과를 상세히 설명하면 다음과 같다.
먼저, 제4도에서 주·종 마이콤간의 데이타 통신을 설명하기 위하여 종마이콤에서 주마이콤으로 데이타를 전송하는 경우의 동작을 설명하면 다음과 같다.
종마이콤 중앙처리부(49)는 데이타 버스 버퍼(48)를 통하여 보내고자 하는 데이타를 출력하여 프로그래머블 병렬 인터페이스부(46)의 포트(PAO~PA7)에 로드시킨다.
이때, 종마이콤 중앙처리부(49)는 콘트롤 버스(50)를 통해 "로우레벨"의 통신회로 제어신호(SCS, SWR)를 출력하게 되고, 이 신호는 오아 게이트(53)를 통하여 프로그래머블 병렬 인터페이스부(46)에 인가된다.
따라서, 상기 프로그래머블 병렬 인터페이스부(46)는 입력단자(PC4)에 "로우상태"의 신호가 인가됨과 동시에 (PAO~PA7)단자에 데이타가 로드되었음을 감지하게 되어 출력단자(PC5)를 통하여 제5(c)도와 같이 "하이레벨"의 신호를 주마이콤 인터럽트 발생부(43)의 인터럽트 요구단자(MiRQ)에 출력하게 된다.
그러므로, 주마이콤 인터럽트 발생부(43)는 주마이콤 중앙처리부(41)에 인터럽트 요구신호(MIR)를 출력하여 주마이콤 중앙처리부(41)에 종마이콤에서 데이타가 로드되었다는 것을 인지시켜 주게되고, 이에 따라 주마이콤의 중앙처리부(41)는 인터럽트 신호에 응하겠다는 신호(MiRA)를 주마이콤의 인터럽트 발생부(43)에 출력하게 된다.
이와 동시에, 주마이콤 중앙처리부(41)는 주마이콤의 콘트롤 버스(45)를 통하여 제5(d)도와 제5(e)도에 도시된 바와 같은 "로우레벨"의 신호(MRD,MCS)를 프로그래머블 병렬 인터페이스부(46)의 데이타 리드단자(RD)와 칩 셀렉트 단자(CS)에 출력한다.
이에 따라, 프로그래머블 병렬 인터페이스부(46)는 칩 인에이블되어 그 일측 포트(PAO~PA7)에 로드되어 있던 데이타가 주마이콤의 데이타 버스 버퍼(42)를 통하여 주마이콤 중앙처리부(41)에 입력되므로 주마이콤 중앙처리부(41)은 종마이콤에서 보낸 데이타를 인식하게 된다.
이와는 반대로, 주마이콤에서 종마이콤으로 데이타를 전송하고자 할 경우에는 주마이콤 중앙처리부(41)가 데이타 버스 버퍼(42)를 통하여 전송하고자 하는 데이타를 출력하여 프로그래머블 병렬 인터페이스부(46)의 데이타 버스(DO~D7)에 로드하게 되고, 이때 주마이콤 중앙처리부(41)는 주마이콤 콘트롤 버스(45)를 통하여 통신회로 제어신호인 "로우레벨"의 신호(MWR,MCS)를 프로그래머블 병렬 인터페이스부(46)의 리드단자(RD)와 칩 셀렉트 단자(CS)에 출력하므로 프로그래머블 병렬 인터페이스부(46)는 데이타 버스(DO~D7)(DE~D7)에 데이타가 로드된 것을 인지하게 된다.
따라서, 프로그래머블 병렬 인터페이스부(46)는 출력단자(PC7)로 "로우레벨"의 신호를 출력하고 이 신호는 반전 게이트(51)를 통하여 "하이레벨"로 반전된 다음 종마이콤 인터럽트 발생부(47)의 인터럽트 요구단자(SiRQ)에 인가되고, 이것에 의해 종마이콤 인터럽트 발생부(47)은 종마이콤 중앙처리부(49)에 "하이레벨"의 인터럽트 요구신호(SiR)를 출력하며 이 인터럽트 요구신호가 중앙처리부(49)에 인가됨과 동시에 종마이콤은 주마이콤으로부터 데이타가 로드되었음을 인지하게 된다.
따라서, 종마이콤 중앙처리부(49)은 종마이콤 콘트롤 버스(51)를 통하여 "로우레벨"의 신호(SRD, SCS)를 출력하면 이 신호는 오아 게이트(52)에 의하여 프로그래머블 병렬 인터페이스부(46)의 입력단자(PC6)에 인가되므로 프로그래머블 병렬 인터페이스부(46)는 칩 인에이블되어 데이타 버스(DO~D7)의 데이타 내용이 포트(PAO~PA7)을 통하여 종마이콤의 중앙처리부(49)에 인가되어 종마이콤에서는 주마이콤으로부터 전송된 데이타의 내용을 인지하게 된다.
상기한 바와 같이, 본 발명은 마이콤 방식의 엘리베이터에서 인터럽트 방식에 의한 프로그래머블 병렬 인터페이스 회로를 이용한 핸드 쉐이킹(hand shaking) 방식으로 주·종 마이콤간의 데이타를 전송함으로써 안정된 정보를 송수신할 수 있다.

Claims (1)

  1. 주마이콤의 각종 입출력장치를 제어하는 주마이콤 중앙처리부(41)와, 주마이콤의 각종 입출력장치로부터 입출력 데이타를 상기 중앙처리부(41)에 인가하는 주마이콤 버퍼(42)와, 외부 입력 장치로부터 인가되는 인터럽트 신호를 제어하여 상기 중앙처리부(41)에 인터럽트에 발생하였다는 것을 알리는 주마이콤 인터럽크 발생부(43)와, 상기 중앙처리부(41)로부터 발생된 어드레스(MA1,MAO)에 의해 외부 입·출력 소자를 인에이블시키는 주마이콤 어드레스 래치(44)와, 외부 입·출력 소자에 대하여 입력할 것인지 출력할 것인지를 제어하는 주마이콤부의 컨트롤 버스(45)로 구성된 주마이콤부(60)와, 종마이콤의 각종 입출력장치를 제어하는 종마이콤의 중앙처리부(49)와, 종마이콤의 각종 입출력장치로부터의 입출력 데이타를 상기 중앙처리부(49)에 인가하기 위한 종마이콤 버퍼(48)와, 외부 입력장치로부터 인가되는 인터럽트 신호를 제어하여 상기 중앙처리부(49)에 인터럽트가 외부로부터 발생하였다는 것을 알리는 종마이콤 인터럽트 발생부(47)와, 주종 마이콤간의 데이타 통신을 제어하기 위한 프로그래머블 병렬 인터페이스부(46)와, 상기 프로그래머블 병렬 인터페이스부(46)의 입출력 데이타를 매개하는 입출력 버퍼(54)로 구성된 종마이콤부(70)를 포함하여 구성된 것을 특징으로 하는 엘리베이터의 주·종 마이콤 데이타 통신 회로.
KR1019930005010A 1993-03-29 1993-03-29 엘리베이터의 주·종 마이콤 데이타 통신회로 KR960005716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930005010A KR960005716B1 (ko) 1993-03-29 1993-03-29 엘리베이터의 주·종 마이콤 데이타 통신회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930005010A KR960005716B1 (ko) 1993-03-29 1993-03-29 엘리베이터의 주·종 마이콤 데이타 통신회로

Publications (1)

Publication Number Publication Date
KR960005716B1 true KR960005716B1 (ko) 1996-05-01

Family

ID=19352987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005010A KR960005716B1 (ko) 1993-03-29 1993-03-29 엘리베이터의 주·종 마이콤 데이타 통신회로

Country Status (1)

Country Link
KR (1) KR960005716B1 (ko)

Similar Documents

Publication Publication Date Title
US4349870A (en) Microcomputer with programmable multi-function port
US4935868A (en) Multiple port bus interface controller with slave bus
US5088023A (en) Integrated circuit having processor coupled by common bus to programmable read only memory for processor operation and processor uncoupled from common bus when programming read only memory from external device
KR890003323B1 (ko) 버스 제어수단을 갖춘 마이크로컴퓨터 시스템
EP0057511A1 (en) Information processing unit
CN114564428B (zh) 机载电子设备i/o端口扩展系统
JP3226930B2 (ja) 従局および少なくとも1つの従局を有する通信システム
EP0266790B1 (en) Serial bus interface capable of transferring data in different formats
KR100561119B1 (ko) 신호 전송 장치
CN114253898A (zh) 总线装置及数据读写电路
KR960005716B1 (ko) 엘리베이터의 주·종 마이콤 데이타 통신회로
KR950012734B1 (ko) 컴퓨터 시스템
US5313597A (en) System for controlling communications among a computer processing unit and a plurality of peripheral devices
CN114996184A (zh) 兼容实现spi或i2c从机的接口模块及数据传输方法
JP2995752B2 (ja) バスアーキテクチャ変換回路
KR0135895B1 (ko) 다수개의 아이 디 이 포트를 이용한 인터페이스 장치
KR930002656Y1 (ko) 주,종 마이컴간의 데이타 통신회로
US7093060B2 (en) Access method and architecture of non-volatile random access memory
KR910010137B1 (ko) 다이렉트 메모리 액세스 제어장치
KR910005479Y1 (ko) Cpu간 통신을 위한 공유 입출력 포트회로
JP4642398B2 (ja) 共有バス調停システム
KR100430235B1 (ko) 시스템보드와서브보드간의데이터전송제어회로
KR920010334B1 (ko) 은행터미널 루프 제어시스템
KR920004415B1 (ko) 데이타 전송회로 및 방법
KR950002316B1 (ko) 1바이트 래치를 이용한 보드간 데이타 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120406

Year of fee payment: 17

EXPY Expiration of term