KR960005396B1 - 데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치 - Google Patents

데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치 Download PDF

Info

Publication number
KR960005396B1
KR960005396B1 KR1019930002262A KR930002262A KR960005396B1 KR 960005396 B1 KR960005396 B1 KR 960005396B1 KR 1019930002262 A KR1019930002262 A KR 1019930002262A KR 930002262 A KR930002262 A KR 930002262A KR 960005396 B1 KR960005396 B1 KR 960005396B1
Authority
KR
South Korea
Prior art keywords
link
elements
channel
transceiver
conductors
Prior art date
Application number
KR1019930002262A
Other languages
English (en)
Other versions
KR930018394A (ko
Inventor
조지 바토우 네일
스탠리 카포우스키 로버트
토마스 파사노 루이스
안토니 그레그 토마스
사려 그레고리
웨이니 웨스트코트 더글라스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
죤 디. 크레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 죤 디. 크레인 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR930018394A publication Critical patent/KR930018394A/ko
Application granted granted Critical
Publication of KR960005396B1 publication Critical patent/KR960005396B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

내용 없음.

Description

데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치
제1도는 데이타 처리 콤플렉스를 일반적으로 도시한 도면
제2도는 일반화된 단일 데이타 처리 요소와 이에 대한 연결을 도시한 도면
제3도는 시스템의 두개의 채널간의 연결을 도시한 도면
제4도는 시스템의 두개의 채널간의 다중 도체 터 링크를 예시한 도면
제5도는 간단한 구성된 트랜시버 테이블을 도시한 도면
제6도는 허용된 동작 링크 테이블의 조직을 도시한 도면
제7도는 간단한 허용된 동작 링크 테이블을 도시한 도면
제8-a도는 4개 모두 활성인 4개의 광섬유 쌍 링크를 도시하는 도면
제8-b(1-2)도는 2개가 활성인 4개의 광섬유 쌍 링크(fiber-link)를 도시한 도면
제8c(1-4)도는 하나만이 활성인 광섬유 쌍을 도시한 도면
제9도는 기본적인 채널 버퍼(channel buffer) 구조를 예시한 도면
제10도는 다중 메시지 채널 버퍼(multimessage channel buffer) 구조를 예시한 도면
* 도면의 주요부분에 대한 부호의 설명
E1~E5: 데이타 처리 요소(data processing elements)
10~17 : 물리적 링크(physical links) 20, 21, 22, 23 : 채널(channel)
130, 140 : 트랜시버(Transceiver)
110, 125 : 전송기(Transmitter) 120, 115 : 수신기(Receiver)
200, 210 : 메시지 영역(Message Area)
220, 230 : 인터리브 논리(Interleave logic) 100, 101 : 광섬유
본 발명의 데이타 처리 분야에 관한 것으로서, 특히 데이타 처리 콤플렉스(data processing complex) 구성 요소간의 통신장치 및 방법에 관한 것이다.
광섬유 도파관(fiber optic waveguides)으로 인하여, 매우 높은 데이타 율(data rate)(초당 수십억 비트)과 비교적 장거리(킬로미터)에서, 드라이버(driver)에서 리시버(receiver)까지 정보를 직렬 전송할 수 있다. 고성능 데이타 처리 콤플렉스는 데이타 처리 구성요소(elements)간의 시스템 버스(system bus)가 높은 정보전송 대역폭(bandwidths)(초당 수백만 바이트)을 갖도록 요구한다. 광섬유 도파관과 같은 단일 도체(conductor)의 사용하는 것을 대역폭 한계로 인하여, 이러한 시스템 버스에서 작용하기에는 불충분할 것이다.
선행기술에 있어서, 대역폭 문제를 해결하는 한 방안은 다수의 도체를 병렬로 사용하는 것이고, 이때 각각의 도체는 전송되는 각각의 워드(word)의 한 비트를 전송한다. 데이타 스트라이핑(striping)으로 알려진 제2방안은 직렬 방식으로 다수의 도체를 통해 다수의 데이타 워드를 병렬로 전송하는 것이다. 즉, 각각의 워드는 단일 도체를 통해서 직렬로 전송되지만, 다른 도체들을 통한 다른 워드와는 병렬로 전송된다.
데이타 스트라이핑 기법을 구현하여 정보를 전송하는데 있어서 한가지 문제점은, 컴퓨터 구성 요소에 접속된 다수의 도체들 중에서 어느 도체들이 한 컴퓨터 구성 요소에서 다른 컴퓨터 구성 요소를 연결하는 시스템 버스를 형성하는가를 결정하는 것이다. 종래의 일부 시스템에서는 컴퓨터 구성 요소에 물리적으로 접속된 각각의 도체를 사용하려고 시도했다. 이 방법의 한가지 큰 결점은 도체들 중 하나가 작동되지 않으면 전체 버스가 동작하지 못한다는 것이다. 다른 선행기술의 시스템에서는 동작 가능 도체만을 사용해서 시스템 버스를 구성(configure)하려 하였으나, 이들 선행기술의 시스템들은 하드웨어 스위치에 의해서 작동되었고 더우기 두개의 도체 시스템 버스로 한정되어 왔다.
본 발명은 데이타 처리 콤플렉스 구성 요소간의 정보 전송 시스템 및 이러한 시스템을 설정(establish)하는 방법이다. 각각의 데이타 처리 콤플렉스 구성 요소는 다른 콤플렉스 구성 요소와 통신할 수 있도록 최소한 하나의 채널을 가진다. 채널은 통신에 필요한 제어(controls), 메모리 및 물리적 연결 수단을 가진다. 다수의 도체를 포함하는 물리적 링크(link)는 두 채널을 연결하는 수단이다. 바람직한 실시태양에서 이 도체들은 하나 이상의 광섬유(optical fiber)쌍(pairs)이다. 광섬유 쌍(fiber-pairs)은 트랜시버(transceivers)에 의해서 채널에 연결된다. 트랜시버는 데이타가 한 쌍을 이루고 있는 광섬유들중 하나에서 한 방향으로 흐르도록 하고, 한 쌍을 이루고 있는 다른 광섬유에서 반대 방향으로 흐르게 한다. 본 발명의 방법은, 다수의 광섬유쌍들 가운데 어떤 것이, 실제로 두 데이타 처리 구성 요소 간의 동작 링크(operational link)를 형성하는 지를 결정한다. 동작 링크는 트랜시버들과 광섬유들의 세트이며, 이들을 통해 상위수준동작(high level operation)을 포함하는 정보가 통신된다. 링크의 물리적 구성요소들로 인하여 트랜시버 및 광섬유가 파손되거나 동작이 되지않을 수 있기 때문에, 본 발명은, 전부보다는 적은 수의 광섬유를 대체하여, 다수의 광섬유 쌍으로 된 동작링크가 한시라도 재구성될 수 있도록 한다. 본 방법의 제1단계는 트랜시버들을 동기화하는 것이다. 트랜시버가 동기되었을 경우나, 또는 소정의 시간이 종료된 후에, 커맨드가 각 트랜시버상에 송신되어 광섬유의 반대 측(other side of the fiber)에 접속된 채널의 노드 디스크립터(node descriptor)를 얻는다. 노드 디스크립터는(예를들어, 이 트랜시버는 중앙처리 콤플렉스 1, 채널 3, 트랜시버 포지션 2에 접속됨과 같이) 트랜시버가 접속된 채널 및 트랜시버의 위치를 유일하게 식별한다. 트랜시버가 그 링크의 단부에 대한 노드 디스크립터를 얻은 후에, 획득한 노드 디스크립터들은 모든 광섬유가 같은 데이타 처리 구성 요소에 접속됐는지를 확인하기 위하여 비교된다. 만일 노드 디스크립터 비교가 타당하면, 트랜시버는 구성(configuration)된 것으로 간주되고 구성된 트랜시버 테이블(Configured-Transceiver table)에 하나의 엔트리가 만들어진다. 동기화 및 노드 디스크립터를 처리한 결과로, 구성된 트랜시버 테이블내에 채널에 접속된 각각의 트랜시버에 대해 하나의 엔트리가 존재한다. 이 테이블내의 엔트리들은 여하한 특정한 트랜시버가 구성되어 있는지를 나타낸다. 만일 트랜시버가 구성되었으면, 구성된 트랜시버는 다른 링크단부상의 대응 트랜시버에 동작적으로 되었다고 볼 수 있다. 동작 링크를 설정하기 위해서 허용된 동작 링크(Allowed-Operational-Link) 테이블이 탐색된다. 이 테이블은 동작 링크가 되도록 허용된 트랜시버 세트 또는 조합(combinations)을 가진다(어떤 트랜시버 조합은 허용되지 않는다). 이 테이블은 두 채널을 연결하는 가장 많은 수의 트랜시버를 포함하는 트랜시버 세트(즉, 가장 큰 대역폭을 갖는 링크)가 우선 탐색되도록 구성된다. 탐색된 트랜시버 세트는 그 세트의 모든 구성원이 구성되었는지를 확인하기 위해 구성된 트랜시버 테이블과 비교된다. 트랜시버들 가운데 하나라도 구성되지 않았다면, 허용된 동작 링크 테이블의 탐색은 완전히 구성된 허용가능한 트랜시버 세트가 발견될 때까지 계속된다. 일단 완전히 구성된 트랜시버 세트가 발견되면, 이 트랜시버 세트는 의도된 동작 링크(Intended-Operational-Link)가 된다. 테이블의 사용하는 것의 대안으로, 허용된 동작링크는 시스템내의 소프트웨어 프로그램에 의해서 동적으로 생성될 수 있다. 이 소프트웨어 프로그램은 계속해서 상이한 허용된 동작 링크를 생성하며, 이 허용된 동작 링크는 구성된 트랜시벌 테이블을 사용하여 검사되어 의도된 동작 링크를 생성한다.
의도된 동작 링크가 동작 링크가 될 수 있는 두가지 다른 방법이 있다. 제1방법에서, 커맨드는 피어 투 피어(pear to pear) 관계에서 링크의 양 단부로부터 생성된다. 제2방법에서, 링크의 한 단부만이 주/종(master/slave) 관계에서 커맨드를 생성한다. 제1방법에 있어서, 일단 의도된 동작링크가 결정되었으면, 각각의 채널은 의도된 동작링크내의 각각의 트랜시버에 대해 커맨드를 생성한다. 이 커맨드를 전달받는 다른 한쪽의 채널은, 서로 대응하는지를 확인하기 위해서, 전달받은 의도된 동작링크와 자신의 의도된 동작 링크를 비교한다. 만일 일대일로 대응하면, 수신자 채널은 의도된 동작 링크내의 각각의 트랜시버를 통해서 응답을 반송한다. 이 응답은 의도된 동작링크가 동작링크로서 허용될 수 있음을 나타낸다. 링크의 양단부는 의도된 동작링크내의 각각의 트랜시버에 대해 커맨드를 생성하며, 그리고 응답은 커맨드를 전달한 동일한 트랜시버 세트를 통해서 수신 되어져야만 한다.
의도된 동작 링크로부터 동작 링크를 설정하는 제2방법은 링크의 한 측으로부터만 커맨드하는 것을 포함한다. 의도된 동작링크가 결정되면 주 채널은 의도된 동작링크내의 각각의 트랜시버에 대해 커맨드를 생성한다. 이 커맨드를 전달받는 종(slave) 채널은, 커맨드를 수시한 트랜시버 세트를 조사하여 이들 트랜시버가 허용가능한 동작 링크를 형성하는 지를 검사한다. 만일 이 트랜시버 세트가 완전히 구성되고 허용된 동작링크를 가지면, 채널(slave channel)은 허용가능한 의도된 동작 링크내의 각각의 트랜시버에 대해 적절한 응답을 반송한다. 커맨드를 생성한 주채널은 상기 응답을 조사하여, 응답들이 의도된 동작링크내의 모든 트랜시버상에서 수신되었음(또한, 더 이상의 트랜시버로부터는 수신되지 않음)을 확인한다. 만일 응답이 일대일로 대응하면, 의도된 동작 링크는 실제 동작링크가 되고 링크 동작이 개시할 수 있다.
데이타 처리 콤플렉스가 효율적으로 기능하기 작동을 위해서, 중앙처리 콤플렉스 대 중앙처리 콤플렉스, 중앙처리 콤플렉스 대 공유 메모리(shared memory)와 같이, 데이타 처리 콤플렉스의 구성 요소들이 상호 통신할 수 있는 효율적이고, 바람직하게는 명백한(transparent) 시스템이 존재할 필요가 있다. 본 발명의 이러한 정보 전송 시스템을 개시한다. 제1도에 도시된 일반적인 데이타 처리 콤플렉스를 참조하면, 콤플렉스의 구성 요소(E1-E5)를 연결하는 물리적 링크(10-17)가 있다. 제1도는 상호연결된 구성 요소들로 구성된 일반화된 콤플렉스를 도시한 것이지, 어느 특정한 데이타 처리 콤플렉스를 도시한 것은 아니다. 구성 요소(E1-E5)는, 예를들어 중앙처리 콤플렉스, I/O 장치, 직접액세스 저장 장치(Direct Access Storage Devices : DASD) 및 주로 공유 메모리 시스템(shared memory system)과 같은 다른 전기적 요소일 수 있다. 데이타 처리 콤플렉스의 각각 구성 요소는 다른 모든 구성 요소와 반드시 연결될 필요는 없다(예를 들면, 프린터는 반드시 DASD에 연결될 필요는 없다). 어느 주어진 데이타 처리 요소도 몇몇 다른 요소들에 연결될 수 있다. 다른 요소들과 상호 연결(interconnections)이 이루어지는 각 요소의 부분(part)을 채널이라 칭한다. 제2도에서 볼 수 있는 바와같이 데이타 처리 요소(E3)는 4개의 다른 채널(20-23)을 가진다. 이 데이타 처리 요소(E3)는 4개의 다른 채널(20-23)에 의해 링크(11, 13, 15 및 17)를 통해 각각 4개의 다른 요소(E1, E2, E4 및 E5)에 연결된다.
채널에 접속된 각각의 물리적 링크는 단일 도체를 가질 수 있고 또는 다수의 도체들로 구성될 수 있다. 본 발명에서, 링크를 구성하는 도체는 바람직하게는 광섬유이다. 그러나, 여기에 기술된 장치와 방법이 구리도체, 전파, 적외선, 마이크로 웨이브 및 잘 알려진 다른 전송 매체들로 구성된 링크에 동등하게 적용될 수 있다. 채널은 또한 사용중인 특정 전송 매체에 적합한 적당한 드라이브 및 리시버를 포함할 수 있다. 본 발명의 광섬유는 전형적으로 제3도에 도시된 것과 같이 광섬유 쌍(fiber-pairs)이라 칭하는 쌍(pairs)으로 설치된다. 제3도에서 채널 A와 B는 단일도체, 광섬유 쌍(100) 및 (101)로 연결된 것으로 도시되었다. 본 도면에 도시된 2개의 채널 A와 B는 단지 설명 목적을 위해서 도시한 것이다. 비록 두개의 광섬유(100)과 (101)이 있지만, 이 광섬유 쌍은 단일 도체로 생각될 수도 있다. 왜냐하면 양방향성 통신(bidirectional communication)을 위해서는 (bidirectional)이 필요하기 때문이다. 시스템 내의 각각의 섬유는 링크의 한 단부의 드라이브를 링크의 다른 단부의 리시버와 상호 연결시킨다. 예를 들면, 광섬유(100)는 채널 A의 전송기(110)를 채널 B의 리시버(115)에 연결시킨다. 그와 반대로, 섬유(101)는 채널 B의 드라이브(125)를 채널 A의 리시버(120)에 연결시킨다. 드라이브와 리시버는 채널에서 트랜시버라 칭하는 하나의 장치로 짝지어진다. 제3도에서 채널 A의 전송기(110)와 리시버(120)은 하나의 트랜시버(130)를 형성한다. 반면에 전송기(125)와 리시버(115)는 채널 B에서 분리된 트랜시버(140)를 구성한다. 이러한 상호 연결된 트랜시버들은 데이타가 하나의 광섬유 상에서 한 방향으로 흐르도록 허용하고(예를들어, 광섬유(100)상에서 채널 A으로부터 채널 B로) 다른 광섬유상에서 반대 방향으로 흐르도록 허용한다(예를들어, 섬유(101)에서 채널 B으로부터 채널 A로 전송한다).
제3도에 도시된 바와같이 채널은 서로 연결하는 트랜시버 세트가 오직 하나라면, 두 장치 사이에 전송되는 정보는 완전히 직렬로 전송이 되어야 할 것이다. 단일 도체를 구비한다면, 데이타 처리 콤플렉스의 요소 사이에 전달할 수 있는 정보 흐름의 대역폭은 제한될 것이다. 단일 도체 시스템 내에서 최대 대역폭은 주로 선택된 전송 매체에 의해서 좌우된다. 보다 큰 대역폭에 의한 향상된 성능을 위해서, 본 발명은 제4도에 도시된 바와같이, 다중 트랜시버 및 연관된 도체들을 병렬 형태로 구성한다. 제4도에서는, 채널 A와 B를 연결하는 n개의 도체들이 있고, 각각의 도체들은 바람직한 실시태양에서 있어서 광섬유 쌍이다. 전체 n개의 도체는 두 채널을 상호 연결하는 링크 및 버스를 구성한다. 링크로 전송될 정보는 보다 작은 정보 프레임(frame)으로 나누어진다. 각각의 프레임은 단일 도체상에서 직렬로 전송되지만, 링크내의 다른 도체상의 다른 정보 프레임과는 병렬로 전송된다. 이와 같은 방법으로, 정보는 단일 도체를 통해서 직렬로 여러개의 도체들을 통해서 병렬 형태로 전송될 수 있다. 이런 데이타의 직렬/병렬 전송은 보다 큰 대역폭을 제공하고, 통신 시스템의 성능을 향상시킨다.
여러 도체들을 통해 직렬 데이타를 병렬 전송하는 시스템을 설정하는데 있어 하나의 난점은 어느 도체들이 연결된 구성 요소들 사이의 물리적 링크를 실제로 형성하는가를 결정하는 것이다. 예를들면, 컴퓨터의 한 채널에서는 채널에 접속된 도체들이 단지 4개인 반면, 동익한 구성요소내의 다른 채널에는 16개의 도체들이 있을 수 있다. 시스템은 특정한 채널에 접속된 실제 도체들의 갯수를 판정할 수 있고 이용할 수 있어야만 한다. 더우기, 시스템이 초기화될 때 채널에 접속된 모든 도체들이 확실히 작동된다고 보장할 수 없기 때문에, 견고한(robust) 시스템의 경우, 도체의 완전한 보충(complement) 의존할 수도 없다. 진정한 의미에서 적응적(adaptable)이기 위해서는 시스템은 도체의 실패(failure), 첨가(addition), 삭제(deletion) 및 수리(repair)으로 경우에 버스를 재구성할 수 있어야 한다. 이러한 재구성은 감소된 수의 도체들 및 이에 상응하는 감소된 성능을 이용할 것이다. 병렬 버스에서의 도체의 손실이 전체 버스를 동작불능으로 만들어 지지는 않는다. 본 발명은 상기 모든 융통성을 수용하면서도 링크의 각각의 단부에서의 채널 구현에 의해 허용된 가장 큰 대역폭을 유지한다.
본 발명의 바람직한 실시태양에서, 여느 2개의 채널을 연결하는 링크에는 1, 2, 4, 8, 16, 32 및 64 트랜시버들이 있다. 링크에 있는 각각의 트랜시버는 하나의 광섬유를 사용하여 하나의 컴퓨터 요소에서 다른 컴퓨터 요소까지 신호를 전달하고 다른 광섬유를 사용하여, 반대 방향으로 신호를 전달한다. 동시에(양 광섬유상에 정보가) 전송하는 것이 가능하다. 트랜시버의 속도와 전송 특징은 기술에 따라 다양하다. 그러나 단일 링크내의 모든 트랜시버와 도체들은 일반적으로 같은 스피드와 전송 특징을 가지고 있다. 본 명세서에서, 트랜시버라는 용어가 사용되면 그것은 보통 트랜시버가 연결된 다수의 광섬유 쌍과 트랜시버를 포함하는 것을 의미한다.
정규 동작에서, 링크는 설치된 모든 트랜시버를 사용하려고 할 것이다. 그러나 때때로 링크의 동작은 갖추어진 모든 트랜시버 보다는 적은 수의 트랜시버를 사용하여 동작할 필요가 있다. 예를들면, 가용성(availability)을 증진하기 위한, 유지보수(maintenance)를 용이하게 하기 위한, 또는 한 컴퓨터 구성 요소에 설치된 트랜시버의 수가 다른 연결된 구성 요소에 설치된 수와 상이한 상황을 수용하기 위한 경우 상기와 같이 동작한다. 실제로 동작 정보 이동(operational information transfer)에 관계하는 트랜시버는 동작 링크를 포함한다. 채널에 접속된 트랜시버들은 링크-초기화나 링클-복원 프로세서 동안에 동작 링크에 할당된다. 설치된 트랜시버의 갯수, 동작 트랜시버의 갯수, 링크의 각 단부에서 특정 채널에 의해서 지원(support)되는 구성(configuraton) 갯수 그리고 초기화 및 복원 프로세스의 결과에 따라, 동작 링크에는 1, 2, 4, 8, 16, 32 및 64 트랜시버가 존재한다. 링크의 정상적인 동작에는 부착된 모든 트랜시버 쌍을 사용한다. 그러나, 본 발명은 갖추어진 모든 도체보다 적은 도체를 사용하여 링크가 동작한 것을 허용한다.
데이타 처리 콤플렉스의 두 요소간의 링크 초기화의 도입부에서, 제4도에 도시된 것과 같이, 두개의 요소들을 연결하는 다수의 도체들이 있다. 그러나 이들 도체들중 어느 것이 이용할 수 있는지는 알 수 없다. 이용할 수 없는 도체는 동작링크의 일부를 구성할 수 없다. 그러므로 링크-초기화 절차에서 제1단계는 예측컨데 두 요소를 연결하는 각각의 도체상에 동작 연결성(operational connectivity)이 있는지 여부를 설정하는 것이다. 도체들 중에서 어느것이 데이타 처리 콤플렉스의 한 요소로부터 다른 요소까지 실제적이자, 물리적으로 신호를 전송할 수 있는지를 초기에 탐지하는 것은 매우 중요한 결정이다. 종래 구리 도체를 사용하는 시스템에서, 이러한 연결을 결정은 일련의 비트가 링크를 통해 전송되고 그 후 응답이 원래의 구성요소로 반송되어 연결성을 확인하는 일종의 정보 교환 테스트할 수 있다. 전파 및 광섬유와 같이 훨씬 복잡한 전송 시스템에서는, 연결성 테스트는 동기화 테스트의 형태(form)에 있어서 보다 복잡하다. 이들 보다 복잡한 시스템에서, 전송된 정보는 전형적으로 에너지의 한 형태에서 또 다른 형태로 변환되고 다시 바뀌어 변환된다(예를들면, 전기 신호가 광학 신호로 변환되고 다시 광학 신호가 전기 신호로 변환된다). 이들 변환의 복잡한 특성 때문에 통신 시스템에서는 시스템의 끝나는 요소들간에 연결을 확실히 하는 보다 복잡한 방법을 구비하여야 한다. 광섬유 시스템에서 연결은 동기화로 알려진 절차(procedure)에 의해서 테스트된다. 동기화는 광섬유 쌍에 의해서 연결된 2개의 트랜시버를 포함한다. 동기화 과정에서, 전송기는 링크의 다른 단부의 리시버에게 한개의 비트 스트림(bit stream)을 나타내는 인코드된 신호(encoded signal)를 전송하려 할 것이다. 신호(signal)가 트랜시버상에 나타날때마다, 리시버는 수신된 인코드된 비트 스트림의 비트 전송과 전송된 전송 유니트 경계(transmission unit boundaries) 모두에서 동기화를 시도한다. 비트 동기화는 리시버가 수신된 신호의 각각 비트의 신호의 시작을 식별하려 시도하는 프로세스이다. 비트 클럭(bit clock)은 따라서 이러한 비트 동기화에 의해서 설정된다.
동기화의 다른 형태는 전송 유니트 동기화로 알려져 있다. 이와 같은 동기화 형태에서, 리시버는 링크의 다른 단부상의 드라이버에 의해서 전송되고 있는 데이타 유니트의 시작과 끝을 식별할 수 있어야만 한다. 전송 유니트가 특정한 수의 비트이면 구성요소(element)간의 상호 통신하는 동안에 데이타 유니트를 처리하기가 쉬워진다. 리시버가 비트나 유니트 경계를 인식할 수 있으면, 동기화가 성취되었다고 말할 수 있다. 본 발명의 바람직한 실시태양에서, 시스템은 채널에 부착된 모든 트랜시버상에서 유니트 동기화를 성취하고자 시도한다. 각각의 트랜시버에서 각각의 전송기로부터 신호를 전송함으로 해서 이러한 유니트 동기화(unit synchnonization)를 행한다. 일단 링크의 다른 단부상의 리시버들이 유니트 동기화를 달성했으면, 리시버들은 링크의 다른 단부상의 트랜시버들에게 동기화가 달성되었음을 알려준다. 채널에 접속된 제1트랜시버가 동기화를 이룬 다음 특정한 시간이 경과 후(즉, 타임 아우트(timeout)) 또는, 차후의 모든 트랜시버들이 동기화를 이룬 다음 특정한 시간이 경과한 후, 채널은, 기능적인(동작할 수 있는) 모든 트랜시버들이 동기화를 설정하였으며 각 트랜시버가 그의 최종적인 트랜시버 상태를 성취하였다고 가정한다. 연결성의 최종 결과, 또는 보다 특정하게 동기화 프로세스는, 링크내의 물리적 도체들 중에서 어느 것이 초기에 데이타 처리 콤플렉스의 두 요소들 간의 최종적인 동작 링크의 일부가 될 수 있는지를 결정하는 것이다.
링크 초기화 절차에서 다음 단계는 채널에 부착된 각각의 기능적인 트랜시버로부터 노드 디스크립터(node descriptors)를 얻기 위해서 주도적으로 개시한다. 일단 링크의 각 단부상의 모든 트랜시버 트랜시버가 동기화를 달성했으면, 프로세서의 다음 단계는 링크에 의해서 연결된 두개의 채널에서 각각에서 병렬로 및 독립적으로 수행될 수 있다는 사실을 주목해야만 한다. 시스템은, 동기화 및 노드 디스크립터 프로세스가 각각의 트랜시버에 대해 순차적인 형태로 수행될 수 있거나, 또는 이와 달리 모든 트랜시버가 병렬로 동기화되고 노드 디스크립터를 획득할 수 있도록 설계될 수 있다. 노드 디스크립터는 유일하게 컴퓨터 요소를 기술하고 선택사양적으로(optionally) 컴퓨터 요소의 특정 인터페이스(interface)를 기술하는 식별자(identifier)이다. 시스템 내의 각각의 요소는 단 하나의 노드를 가진다. 더우기 각 컴퓨터 요소의 각각의 인터페이스는 단 하나의 노드 디스 크립터를 가진다. 링크의 다른 단부상의 인터페이스에 대한 노드 디스크립터가 획득되어, 채널에 부착된 모든 트랜시버가 링크의 다른 단부상의 동일한 위치에 또한 부착되었음을 확인한다. 링크의 다른 단부상의 요소들에 대한 노드 디스크립터는 채널에 부착된 각각의 트랜시버로부터 커맨드를 전송하므로서 얻게 된다. 이 커맨드는 동작 트랜시버 요청(operational transceiver requet)이라 칭한다. 동작 트랜시버 요청은 각각의 트랜시버상에서 독립적으로 전송된다. 요청(request)을 수신한 트랜시버는 자신의 위치의 유일한 노드 디스크립터로써 응답한다. 이 응답은 동작 트랜시버 응답이라 칭한다. 링크의 양단은 동작 트랜시버 요청과 응답을 발생하고 응답할 것이다. 동작 트랜시버 요청/응답 프로세스 동안에는 양측 사이에 어떠한 타이밍 관계도 없다(예를들면, 링크의 한 단부상의 채널 A는 링크의 다른 단부상의 채널 B와 병렬로 또한 독립적으로 이 동작을 수행할 수 있다) 동작 트랜시버 요청과 동작 트랜시버 응답은 동시에 전송되고 전송받거나, 또는 순차적으로 전송된다.
채널이 자신의 트랜시버 하나에서 제1동작 트랜시버 응답을 수시한 후에, 채널은 노드 디스크립터 내의 트랜시버 번호 응답받은 트랜시버의 번호와 일치하는지를 확인한다. 예를들면, 만일 5번의 트랜시버가 제1동작 트랜시버 응답을 수신하였으면, 채널은 상기 응답이 그 링크의 다른 단부상의 트랜시버로부터 수신되었음(즉, 4번 트랜시버가 5번 트랜시버에 연결됨)을 상기 수신된 노드 디스크립터가 나타냄을 확인하기 위하여 검사한다. 만일 트랜시버 번호가 동작 트랜시버 응답을 수신한 제1트랜시버에서 일치하면, 채널은 그 트랜시버를 트랜시버 구성된 상태(trorsecier-configured state)로 배치한다. 이 제1 응답에 포한된 노드 디스크립터는 보관되어 차후의 응답과 비교된다. 계속해서 이어지는 모든 동작 트랜시버 응답을 수신함에 있어 그 노드 디스크립터들은 구성된 상기 트랜시버로부터 저장된 노드 디스크립터와 비교된다. 계속해서 이어지는 모든 트랜시버들은 구성된 상태(configured state)로 진입하기 이해서는 트랜시버의 번호가 동일하고 동일한 노드 디스크립터를 가져야만 한다. 이와 같은 검사는 구성된 모든 트랜시버들이 실제로 동일한 노드 디스크립터(즉, 상기 링크의 다른 단부상의 동일한 컴퓨터 구성요소의 동일한 인터페이스)에 연결되었음을 확인한다. 트랜시버로부터의 응답이 수신되어야 할 시간은 제한되어 있다. 이와같은 제한은 시스템이 결코 응답하지 않을 트랜시버(예를들어, 고장난 트랜시버)를 기다리며 지체하는 것을 방지한다. 이전의 커맨드가 실패한 경우, 노드 디스크립터 확인 커맨드를 수회 반복하는 재시도(retry) 동작이 있다. 최대수의 재시도 이후, 재시도 동작은 실패한다. 만일 노드 디스크립터 비교가 성공적이고 트랜시버-구성된 상태(transceiver-configured state)가 진입되면 트랜시버 테이블(Configined-Transceiver)에 구성된 것으로 표시된다. 만일 트랜시버가 부당한(invald) 노드 디스크립터를 복귀했거나 또는 응답시간 제한 및 재시도(retry)가 초과했다면, 트랜시버는 구성된 트랜시버 테이블에 구성되지 않은 것으로 표시된다. 견본의 구성된 트랜시버 테이블이 제5도에 도시되어 있다.
동작 버스를 설정하는 방법은 주로 트랜시버 상태 테이블(Transceiver State table)이 칭하는 상태 테이블에 의해서 구동된다. 데이타 처리 콤플렉스내의 각 요소의 각 채널은 트랜시버 상태 테이블을 가진다. 이 테이블은 실제 허용된 동작 링크(Allowed-Operateional-Link)테이블과 구성된 트랜시버 테이블인 두개의 서브 테이블(sub-tables)을 가진다. 상기 기술된 것처럼 구성된 트랜시버 테이블은 채널에 부착된 각각의 트랜시버에 대해 하나의 엔트리(entry)를 가진다. 이 엔트리는 제5도의 견본 구성된 트랜시버 테이블에 도시된 이와 같이, 트랜시버가 구성된 상태인 여부를 나타낸다. 만일 특정한 트랜시버가 전송 채널내에서 동작하지 않거나, 채널에 의해서 오프라인(off-line)으로 간주되었거나, 노드 디스크립터가 일치하지 않거나, 또는 어떠한 동작 트랜시버 응답도 수신되지 않았으면, 트랜시버는 구성된 상태에 이르지 않고, 구성된 트랜시버 테이블에 구성되지 않은 것으로 기록된다.
동작 링크 설정에 있어서 다음 동작은, 어떠한 트랜시버들의 조합 또는 세트가 링크에 대해 고려될 수 있는지를 결정하기 위하여 트랜시버 상태 테이블을 사용한다. 이 동작은 의도된 동작링크(Intended-Operational-Link)라 칭하는 트랜시버의 중간 세트(intermediate set of transceivers)를 결과한다. 일부가 될 수 있는 상이한 트랜시버의 조합 또는 세트들은 허용된 동작링크들로 칭해지고 두번째 트랜시버 상태 테이블인 허용된 동작링크 테이블에 존재한다. 이 테이블은 채널의 동작 링크가 될 수 있는 트랜시버들의 허용된 모든 세트의 정렬된 리스트(ordered list)를 가진다. 만일 트랜시버 조합이 허용된 동작 링크 테이블에 있지 않으면, 결코 동작링크가 될 수 없다. 허용된 동작링크 테이블은 하나의 트랜시버 또는 트랜시버들의 세트가 실제로 동작하는지 여부를 보여주는 것이 아니라 단지 아마도 동작 링크를 구성할 수 있는 다양한 트랜시버의 조합을 제공한다는 점을 명심하여야 한다. 견본의 허용된 동작 링크 테이블이 제7도에 도시되어 있고 본 상세한 설명세에서 차후에 완전히 논의될 것이다. 허용된 동작링크 테이블은 링크 초기화 개시전에 바람직하게 구축되고 구성된 트랜시버 테이블과 같이 동적으로 생성되지는 않는다. 채널의 메모리내에서 실제 테이블을 구비하는 것과는 달리 각각의 허용된 동작 링크는 그들이 필요한 프로세스내의 한 지점에서 동적으로 발생될 수 있다. 발생 메카니즘은, 허용된 동작링크의 생성을 규율하는 동일한 규칙에 의해 규율되어, 트랜시버들의 조합의 허용할 수 있는 순열(permutation)을 산출한다.
허용된 동작 링크 테이블내의 허용된 동작 링크의 바람직한 순서가 제6도에 도시되어 있다. 제6도를 살펴보면, Allowed-Operational-Link는 점차 작은 트랜시버 세트들로 나뉘어진 것을 알 수 있다. 테이블에서 제1엔트리는 채널에 부착된 모든 트랜시버를 포함하는 링크이다. 채널에 부착된 트랜시버의 완전한 세트(full set)는 반으로 나뉘어지고, 이어 1/4로 나뉘어지고, 다시 1/8로, 그리고 허용된 동작링크를 구성하는 가장 작은 트랜시버 세트가 단일 트랜시버만을 가질 때까지 계속 나뉘어진다. 예를 들면, 트랜시버 1/4을 정의하기 위해서, 트랜시버들의 완전한 세트는 링크 가장 순위의 정렬 트랜시버(트랜시버 1, 2, 3…)로 시작해서 1/4로 나뉘어져 링크내의 트랜시버들의 1/4을 얻는다. 그리고 나서 트랜시버들의 제2의 1/4이 시작되고 제2의 1/4과 제2의 1/4로 이어진다. 이러한 4등분은 허용된 동작링크를 원래의 허용된 동작링크 크기의 각각 1/4이며, 각 링크내에서 연속적으로 번호 매겨진 트랜시버를 포함하는 4개의 서브링크로 분할한다. 여느 주어진 트랜시버도 1/4 길이의 서브 링크내에 포함될 것이다. 그러한 프로세스는 각각의 서브 링크(1/2, 1/4, 1/8, 1/16, 1/32 및 1/64 서브링크들)에 대해서도 같다. 각각의 서브링크는 채널에 부착된 전체 트랜시버 갯수의 1/2, 1/4, 1/8, 1/16, 1/32 및 1/64을 가지고, 가장 높은 순위의 가진 트랜시버로부터 시작하여 가장 낮은 트랜시버로 진행하여 연속적인 트랜시버 번호를 사용한다. 본 발명은 이러한 예들에 도시된 64개의 트랜시버 채널로 제한되지 않는다는 것을 이해할 수 있다. 예를들면, 만일 채널이 채널에 부착된 256 트랜시버를 가지게 되면, 허용된 동작 링크 테이블에는 트랜시버들의 완전한 세트의 1/256까지 하향하는 입상성(granularity)이 존재할 것이다.
제7도는 채널에 부착된 전체 4개의 트랜시버를 구비하는 채널에 대한 견본의 허용된 동작링크 테이블을 도시한 것이다. 제7도에 도시된 견본 테이블은 제6도에서 설명한 방법론을 기초로 해서 발생되었다. 견본 테이블에서 제1엔트리는 전체 4개의 트랜시버를 가진다. 테이블내의 제2엔트리는 상기 트랜시버의 절반을 포함하는 트랜시버 세트를 가진다. 즉, 제1트랜시버와 제2트랜시버를 가진다. 제3엔트리는 트랜시버 중간 이하의 것인 제3 및 제4트랜시버를 가지는 세트이다. 제4엔트리는 4개의 트랜시버 중 첫번째인 제1트랜시버를 가진다. 테이블의 나머지는 허용된 최종 트랜시버 세트가 단일 트랜시버 즉 제4트랜시버를 가질 때까지 계속한다.
제6도 및 제7도를 살펴보면, 트랜시버의 단일 조합 또는 세트가 동작링크를 구성할 때 고려됨을 볼 수 있다. 예를들면, 트랜시버 1, 2, 3과 5는 결코 동작링크를 구성할 수 없다. 왜냐하면, 허용된 동작링크 테이블에서 엔트리로 함께 결합되지 않기 때문이다. 더우기, 전체 트랜시버 수가 2의 승수가 아닌 트랜시버의 조합은 동작링크를 구성하도록 허용되지 않는다. 어떤 조합은 동작링크를 구성하기 위해서 결합을 허용하는 방법론과 다른 조합을 허용하지 않는 방법론에 대한 이유는 채널에 설계된 능력(capabilities)을 기초로 한다. 본 기술분야에 경험을 가진 자는 어느 트랜시버의 조합도 이론상 가능하지만, 몇가지 조합은 덜 바람직하다는 것을 알 수 있다. 예를 들면, 만일 트랜시버의 가능한 모든 단일 조합이 허용된다면, 채널은 시스템 성능에 영향을 미치는 완전 크로스포인트 스위치를(full crosspoint switch) 포함하여야 한다. 허용된 동작링크 테이블을 사용하면 설계자가 가능한 모든 트랜시버 조합들 중 하나의 서브세트만 구현할 수 있고, 따라서 구현 비용이 적게 된다.
의도된 동작링크를 결정하는 절차를 참조하면, 일단 구성된 트랜시버 테이블이 구축되고, 테이블에서 모든 트랜시버들이 그들 각자의 엔트리를 완료하거나, 또는 특정시간이 경과하면 하나 이상의 트랜시버가 구성된 상태에 있으면 링크 초기화 절차의 다음 단계가 호출된다. 만일 어느 트랜시버도 구성될 수 없거나 최소 갯수보다 작으면, 동작링크는 구성될 수 없고 링크 초기화는 실패한다. 만일 최소의 구성된 트랜시버가 존재하면, 허용된 동작링크는 일치될 때까지 혹은 의도된 동작링크에 대해서 최소의 트랜시버 갯수가 발견될 수 없을 때까지, 구성된 트랜시버와 비교된다. 이러한 프로세서는 허용된 동작링크를 포함하는 트랜시버의 상이한 세트들에 대해서 허용된 동작링크 테이블을 탐색함으로써 시작한다. 탐색은 먼저 완전한 트랜시버를 구비한 허용된 동작링크를 결합한다. 일단 탐색이 이 세트를 확인하면, 시스템은 세트에 있는 각각의 트랜시버가 구성되었는지를 알기 위해 구성된 트랜시버 테이블을 검사한다. 만일 이 제1의 허용된 동작링크내에서 모든 트랜시버가 구성되어 있으면, 절차는 다음에 기술된 단계로 이동할 것이다. 만일 트랜시버들 중 하나라도 구성된 트랜시버 테이블에 나타난 것처럼 구성되지 않았다면, 비교는 실패하고 시스템은 허용된 동작링크 테이블을 계속해서 탐색하여 허용된 동작링크 다음 트랜시버 세트를 찾는다. 허용된 동작링크 테이블의 제2탐색은 구성된 트랜시버 테이블은 제2트랜시버 세트 각각의 멤버가 구성되었는지 결정하기 위하여 다시 참조될 것이다. 이러한 탐색과 비교 프로세스는 일치가 발견될 때까지, 허용된 동작링크 테이블이 끝날 때까지 또는 동작링크에 대한 트랜시버의 최소 갯수가 만족되지 않을 때까지 계속한다. 허용된 동작링크의 모든 트랜시버가 구성된 트랜시버 테이블에서 구성되어 있는 것으로 발견되면 일치가 발견된 것이다. 일단 일치가 되면, 이 트랜시버 세트가 의도된 동작링크가 된다. 만일 시스템이 의도된 동작링크를 설정할 수 없다면, 링크 초기화는 실패할 것이다. 이들 프로세스 단계들 각각은 링크의 어느 양 단부상의 두개의 채널의 각각에서 독립적으로 또한 병렬로 수행될 수 있다. 그러므로, 어떤 시점에 링크의 어느 한 단부상의 각각의 채널에서 정의된 두개의 의도된 동작링크가 있을 수 있다.
상기 설명한 것과 같이, 허용된 동작링크 테이블의 대안으로서, 시스템은 필요할 때 동적으로 허용된 동작링크를 발생할 수 있다. 발생된 제1허용된 동작링크는 채널에 부착된 트랜시버의 완전 세트이다. 만일 이 세트가 구성된 트랜시버 테이블에서 구성되어 있지 않은 것으로 발견되는 경우, 시스템은 동적으로 트랜시버의 상위순위 1/2(hig order one half of the transceiver)에 해당하는 등의 허용된 동작 링크를 발생한다. 의도된 동작링크가 구성되거나 또는 링크 초기화가 실패할 때까지 이 프로세서는 테이블을 사용하는 프로세서와 유사하게 계속한다. 테이블을 사용할지 또는 동적으로 허용된 동작링크를 할지의 선택은 전적으로 특정 구현에 달려 있다. 만일 허용된 동작링크의 갯수가 적다면, 동적으로 적은 리스트를 발생하는 것이 바람직하다. 이와 달리, 만일 채널에 있는 메모리 공간이 제한되지 않는다면, 방대한 허용된 동작링크 테이블이 메모리 하드웨어에 존재할 수 있어 의도된 동작링크를 설정하는 프로세스에 부가적인 속도를 증가시킬 수 있다.
일단 의도된 동작링크가 설정되었으면, 시스템은 최종 동작링크를 결정하는 과정에서 다음 단계로 진행할 수 있다. 이 단계는, 양 컴퓨터 요소사이에서 도체들 중 어느 도체들이 동작링크를 형성할 것인지를 링크의 양측이 동의하였음을 확인하는 것을 포함한다. 각각의 채널은 독립적으로 채널 자신의 의도된 동작링크를 결정할 수 있지만, 두개의 의도된 동작링크가 일치하는지 확인할 수 없었다. 상기 절차상 이 시점에서 양측이 그 동작링크에 동의하였음을 시스템이 확인할 수 있는 2가지 방법이 있다. 제1방법은 피어 투 피어(peer-to-peer) 관계로 링크의 양쪽에서 초기화를 하는 것이다. 반면, 제2방법은 주/종관계로 하나의 채널에 의해서 제어하는 것이다. 이 두가지 방법은 설정 트랜시버 그룹 커맨드(establish-transceiver-group command : ETG command)라 칭하는 커맨드를 사용하는 것이 필요하다.
의도된 동작링크를 확인하는 제1방법에서, 각각의 채널은 각각의 의도된 동작링크의 각각의 트랜시버에 대해 ETG 커맨드를 송신한다. 이 커맨드는 의도된 동작링크의 구성원인 각각의 광섬유의 지정(designation)을 포함한다. 링크의 다른 단부상의 채널이 자신의 트랜시버들에서 ETG 커맨드들을 수신하기 시작함에 따라, 채널은 ETG 커맨드들을 자신의 의도된 동작링크와 비교하여 대응하는지 확인한다. 수신 채널은 ETG 커맨드를 수신한 각각의 트랜시버가 자신의 의도된 동작링크에 포함되어 있는지를 확인한다. 만일, 일대일로 대응된다면 ETG 커맨드를 수신한 채널은 확인된 의도된 동작링크의 각각의 트랜시버를 통해서 이 상태를 나타내는 응답을 반송할 것이다. 이러한 응답은 ETG 응답이라 한다. 링크의 양단부는 의도된 동작 링크의 각각의 트랜시버에 대해 ETG 커맨드를 송신하며, ETG 응답은 같은 트랜시버 세트를 통해서 수신되어야 한다. 만일 채널이 자신의 의도된 동작링크내의 모든 트랜시버상에서 응답을 수신하면, 이 의도된 동작링크는 동작링크가 된다. 만일 채널 자신의 의도된 동작링크와 일치하지 않는 너무 적거나 많은 트랜시버 세트상에서 ETG 커맨드들이 수신되면, 채널은 실패한-트랜시버 그룹응답(failed-transceiver group)을 반송할 것이고, 초기화를 시도하는 채널은 최대 횟수까지 ETG 커맨드를 재전송하려 시도할 것이다. 만일 채널이 ETG 커맨드를 최대 횟수까지 전송하였으나 응답 혹은 실패한 응답이 수신되지 않은 경우 링크 초기화는 실패할 것이다. 의도된 동작링크를 확인하는 제1방법은, 링크의 여느 한 단부에 각각 자리잡은 양 채널이 커맨드를 송신하고 응답을 문제하는 점에서 피어 투 피어 동작임을 알 수 있다. 두개의 채널중 어느 한쪽 채널만이 주도적 역할을 수행하지는 않는다.
의도된 동작링크를 확인하는 제2방법에서, 단지 하나의 채널 즉, 주 채널만이 그 자신의 의도된 동작링크내의 트랜시버상에 ETG 커맨드를 발생한다. 링크의 단부상의 있는 채널, 즉 수신 또는 종 채널(slave channel)은 어떤 커맨드도 발생하지 않는다. 종 채널은, 종 채널의 트랜시버들 중에서 어느 트랜시버가 ETG 커맨드를 수신하는가를 관찰하여 그들이 완전히 구성되고, 허용된 동작링크를 포함함을 확인한다. 이러한 확인을 수행하기 위해서 수신 채널은 구성된 트랜시버 테이블과 허용된 동작링크를 사용한다. 어떤 이유든 만일 허용된 동작링크가 종채널에 의해 받아들여질 수 없다면, 종 채널은 주 채널에 실패한 트랜시버 그룹응답(failed-transceiver-group response)을 반송한다. 의도된 동작링크를 확인하는 피어 투 피어 방법에 있어서, 만일 주 채널이 실패한 트랜시버 그룹응답을 수신하면, 최대 횟수까지 ETG 커맨드를 전송하려 할 것이다. 만일 주 채널이 최대횟수까지 ETG 커맨드를 송신하였으나 응답이 없거나 실패한 응답을 수신하면서, 링크 초기화는 실패할 것이다. 만일 ETG 커맨드를 수신한 트랜시버 세트가 완전히 구성된 허용된 동작링크를 포함한다면, 수신 채널은 확인된 의도된 동작링크내의 모든 트랜시버들상에 그 같은 사실을 나타내는 ETG 응답을 전송한다. 주 채널은 응답이 의도된 동작링크의 모든 트랜시버들상에서 수신되었으며 다른 트랜시버상에는 수신되지 않았음을 확인하기 위해서 응답을 조사한다. 어느 이유든, 만일 응답이 자신의 의도된 동작링크와 일치하지 않는다면, 그 의도된 링크는 동작링크가 될 수 없다. 만일 ETG 응답을 수신한 트랜시버와 의도된 동작링크간에 일대일로 대응하면, 의도된 동작링크는 실질적인 동작링크가 된다. 이러한 제2방법에서 링크의 한쪽 단부에서는 의도된 동작링크내의 트랜시버들을 통해 커맨드를 생성하고 응답은 동일한 트랜시버 세트상에서 수신되어야 한다. 의도된 동작링크를 확인하기 위해 어느 방법 피어 투 피어 방법(주/종 방법)이 사용되든 관계없이, 프로세스의 이 부분의 진행 결과는 동작링크가 설정되었다는 것이다.
동작링크를 사용하는 메시지 동작이 시작할 수 있기 전에, 묶음 요청(bundle request)라 칭하는 커맨드가 발생된다. 이 커맨드의 목적은, 링크의 어느 한 단부에 각각 위치한 양 채널이 동작링크를 형성하는 광섬유 쌍들에 관해서 동의하는지를 최종적으로 보장하는 것이다. 이 커맨드는 일단 채널이 자신의 의도된 동작 링크의 모든 구성원상에서 ETG 응답을 수신하고 동작링크가 결정되었을 때 전송될 것이다. 만일 묶음 요청을 수신한 채널이 동작 링크에 대해 동의하면 묶음 응답을 반송하고 동작이 동작링크에서 시작될 수 있다. 만일 몇가지 이유에서 수신 채널이 동작링크에 대해 동의하지 않으면, 묶음 응답을 반송하지 않을 것이고 동작링크는 설정되지 못할 것이다. 묶음 요청을 전송하는 채널은 묶음 응답을 기다리는 임계시간 간격동안 기다릴 것이다. 만일 이 임계값 동안 응답을 수신하지 못하면, 채널은 묶음 요청을 다시 발생할 것이다. 묶음 요청은 최대 횟수까지 다시 발생될 수 있다. 묶음 응답에 대한 임계 시간과 요청을 재발생하는 최대 수는 시스템 설계자에 의해 특정 응용 요건에 따라 조절될 수 있다. 예를들면, 본 발명의 바람직한 실시태양에서, 시간 임계는 묶음 응답에 대해서 1초로 세트되고 묶음 요청은 최대 4번까지 재발생될 수 있다.
묶음 응답이 한 채널에 의해서 발생되고 다른 채널에 의해서 결코 수신되지 못할 수도 있다. 이런 상황에서 묶음 응답을 발생한 채널은, 적절한 동작링크가 있고, 다른 채널은 그렇지 않다(묶음 응답을 받기 위해서 아직 기다리고 있다)고 판단한다. 만일 묶음 응답을 기다리는 채널이 링크를 통해 또다른 정당한 메시지를 수신하면, 묶음 응답이 다른 채널에 의해서 전송 되었다고 상정하고 이에 따라 구성할 것이다. 이는 그 채널이 의도된 동작링크로부터 동작링크를 설정할 것이라는 것과 링크상의 완전한 통신이 마치 묶음 응답이 결코 잃어버리지 않은 것처럼 진행할 것이란 것을 의미한다.
동작링크가 완전히 설정된 후에, 두개의 컴퓨터 요소간의 통신 링크의 초기화에서 다음 동작과 최종 동작은 연결된 채널내의 메시지 버퍼(message buffers)를 설정하는 것이다. 본 발명에서 채용된 메시지 버퍼의 기본 구조는 제9도에 도시되어 있다. 메시지 버퍼는 단일 메시지의 전송을 하기 위해서 요구되는 두개의 분리된 버퍼 구조를 가진다. 이들 버퍼 구조는 발신자 버퍼(orginator buffer)(500)와 수신자 버퍼( recipient buffer)(550)라 칭한다. 메시지 버퍼는 동작링크를 통해 전송될 정보의 버퍼화 작업을 수행한다. 예를들면 만일 채널 A가 링크를 통해 메시지 전송을 시작하면, 채널 A의 발신자 버퍼(500)는 링크에서 전송하기 전에 정보를 보관하는데 사용된다. 발신자 버퍼는 메시지에 대해서 스테이징 영역(staging area)으로 동작한다. 앞에서 설명한 바와 같이, 정보는 여러개의 도체를 통해서 직렬/병렬 형태로 링크를 통해 전송된다. 정보는 발신자 버퍼로부터 취해지고 프레임(frames)라 칭하는 각각의 부분들로 분할되며 병렬로 된 광섬유에서 직렬 형태로 전송된다. 수신 채널 B의 수신자 버퍼(550)는, 채널에서 각각의 프레임들이 정보를 수신할 때, 메시지를 포함하는 정보를 다시 모으는 반대의 기능을 수행한다. 전송을 위해 정보를 분할하고 다시 배열하는 것은 때때로 인터리빙(inferleaving)이라 한다. 비록 채널 B 내의 버퍼(550)가 수신자 버퍼라 칭하여지지만, 이 버퍼는 채널 A에 되돌아가는 통신을 발생할 수 있다. 예를 들면, 채널 B로부터 ETG 응답은 수신자 버퍼(550)에서 채널 A의 발신자 버퍼(500)로 전송된다. 이와 같은 예에서, 채널 A의 발신자 버퍼(500)는 링크를 통해 전송되고 난 후에 ETG 응답을 재조립하는 영역일 것이다.
발신자 버퍼와 수신자 버퍼는 3개의 논리 영역을 가진다. 즉, 요청 영역(request area)(501, 551)과 응답영역(response area)(502, 552) 및 데이타 영역(503, 553)의 3개의 논리 영역이다. 특정 메시지에 대한 요청 정보는 발신자 버퍼(500)의 요청영역(501)에서 수신자 버퍼(550)의 요청영역(551)으로 전송된다. 유사하게 응답정보는 수신자 버퍼(550)의 응답 영역(552)에서 발신자 버퍼(500)의 응답영역(502)으로 전송된다. 각 버퍼의 데이타 영역(503)과 데이타 영역(553)은 요청과 응답에 필요한 부가적인 데이타를 전송하고 받는데 사용된다.
메시지 버퍼라 칭하는 한쌍의 발신자 및 수신자 버퍼 세트가 단일 메시지 전송에 필요하다. 본 발명에서 채널은 동시에 여러 메시지들을 전송할 수 있다. 이런 형태의 통신에 대해서 필요한 버퍼 구조는 제10도에 도시되어 있다. 제10도의 상반부에서 채널 A의 n+1개의 발신자 버퍼와 채널 B에는 대응하는 n+1개의 수신자 버퍼 있음을 알 수 있다. 쌍을 이룬 이러한 n+1 버퍼 구조는 동시에 n+1개의 메시지 동작을 지원할 수 있다. 채널 A의 각각의 발신자 버퍼에 대해서 채널 B의 쌍을 이룬 수신자 버퍼가 존재한다. 예를들면, 채널 A의 발신자 버퍼(600)은 채널 B의 수신자 버퍼(610)와 한쌍이 되고 이 한쌍은 단일 메시지 동작을 할 것이다. 채널 A에서 번호 1로 표시된 발신자 버퍼는 채널 B에서 번호 1로 표시된 수신자 버퍼와 한쌍이 된다. 이러한 제2버퍼쌍은 제2의 동시적인 메시지 동작을 자원할 것이다. 제10도의 예에서는 수신자 버퍼와 발신자 버퍼의 수가 동일한 시스템을 도시하였으나 반드시 동일할 필요는 없다. 유일한 요건은 시스템에는 모든 발신자 버퍼에 대해서 대응하는 수신자 버퍼가 존재하여 한다는 것이다. 예를들면, 도면 10에서 채널 A는 단지 두개의 발신자 버퍼를 갖지만 채널 B에서는 10개의 수신자 버퍼를 가질 수 있다. 이와 같은 예에서 채널 A의 두개의 발신자 버퍼는 채널 B의 수신자 버퍼중 둘과 쌍을 이룰 것이다. 채널 B의 나머지 수신자 버퍼는 쌍을 이룰 수 없고 메시지 동작을 하지 못한다. 이와 같은 예에서, 시스템은 채널 A에서 채널 B까지의 두개의 동시적인 메시지 동작만을 지원할 뿐이다.
제10도의 하단부를 좀더 살펴보면, 메시지가 두 채널중 어느 채널로부터 개시될 수 있다는 것을 알 수 있다. 도면의 이 부분은 채널이 발신자 및 수신자 버퍼들을 가질 수 있음을 설명한다. 만일 채널 B가 메시지 동작을 개시하려면, 채널 A의 수신자 버퍼(630)로 메시지를 전송하기 위해서 발신자 버퍼(620)를 사용한다. 하나의 채널에서 채널에 있는 수신자 버퍼의 수가 발신자 버퍼의 수와 같을 필요는 없다. 제10도에 도시된 채널 B에서 발신자 버퍼는 m+1개가 있지만 수신자 버퍼에는 n+1개가 있다. m은 같거나 크거나 작을 필요는 없다. 유일한 요건은 채널내의 각각의 발신자 버퍼가 링크의 다른 단부상의 채널내의 수신자 버퍼와 한상으로 되는 것이다. 제10도에 도시된 예에서, 채널 A의 n+1개의 발신자 버퍼와 쌍을 이루는 채널 B의 n+1개의 수신자 버퍼가 있다. 유사하게, 채널 A의 m+1개의 수신자 버퍼와 쌍을 이루는 채널 B의 m+1개의 발신자 버퍼가 있다.
제10도의 하반부에 도시된 예는 m+1개의 수신자 버퍼와 쌍을 이루는 m+1개의 발신자 버퍼를 보여준다. 전술한 바와같이, 각각의 발신자 버퍼에 대해서 하나의 수신자 버퍼가 필요하다는 것이 유일한 요건이다. 예를들면, 채널 B는 4개의 발신자 버퍼를 구비하며 채널 A는 7개의 수신자 버퍼를 가질 수 있다. 채널 B의 4개의 발신자 버퍼는 채널 A의 4개의 수신자 버퍼와 쌍을 이루고, 채널 A의 남은 3개의 수신자 버퍼는 이용되지 않을 것이다. 링크의 어느 한 단부상의 버퍼의 형(type), 갯수(number) 및 크기(size)는 채널에 이용가능한 메모리 및 특정채널로 구축된 능력(capabilities)에 의해서 제한된다. 그러므로 채널 A의 n+1의 발신자 버퍼와 채널 B의 m+1개의 발신자 버퍼는 제10도에 도시된 시스템에 대해서 설정될 수 있는 발신자 버퍼와 최대 갯수이다. 발신자 버퍼와 수신자 버퍼간에 일대일로 대응할 필요는 없지만, 메시지 버퍼를 설정하기 위하여는 모든 발신자 버퍼에 대해서 한개의 수신자 버퍼가 있어야만 한다.
각각의 발신자 버퍼가 링크의 다른 단부상의 대응하는 수신자 버퍼와 쌍을 이루어야 하는 요건 때문에, 양 채널은 메시지 동작에 사용되는 버퍼의 형, 갯수 및 크기를 설정하는데 동의하고 참여하여야 한다. 사용될 버퍼의 형, 갯수 및 크기를 설정하기 위해서, 버퍼 커맨드라 칭하는 특정한 커맨드(special commands) 및 응답이 상호 연결된 채널 사이에서 교환된다. 각각의 채널은 링크의 다른 단부상의 대응하는 채널에 버퍼 크기 설정요청(set-buffer-size request)을 사용하여 수신자 버퍼의 용량을 알려준다. 제10도에 도시된 예를보면, 채널 B는 채널 A에게 메시지 동작을 자원하기 위해서 특정크기(요청 및 데이타 영역의 크기)의 n+1 수신자 버퍼를 제공할 수 있음을 알려준다. 버퍼 크기 설정 요구를 받는 즉시 채널 A는 특정 크기의 n+1개의 수신자 버퍼가 메시지 동작을 하는데 충분하지 아닌지를 평가한다. 만일 수신자 버퍼가 메시지 동작을 하는데 불충분하면, 채널 A는 어떠한 발신자 버퍼도 설정하지 않으며, 메시지 동작도 시작하지 않을 것이다. 만일 n+1개의 수신자 버퍼가 채널 A에게 만족스러우면, 메시지 동작에 필요한 수의 발신자 버퍼를 설정할 것이다. 전술한 바와같이, 채널 A가 설정하는 발신자 버퍼의 갯수는 채널 B에 의해 제공되고 있는 수신자 버퍼의 갯수와 같을 필요는 없다. 예를들면, 만일 채널 B가 버퍼 크기 설정 요구에서 10개의 수신자 버퍼를 제공할 수 있음을 나타내지만, 채널 A는 단지 메시지 동작을 위해서 2개의 발신자 버퍼가 필요했을 뿐이면, 채널 A는 단지 2개의 발신자 버퍼를 설정하고 단지 두개의 메시지 버퍼만이 설정된다.
각각의 메시지 버퍼(즉, 한쌍의 발신자/수신자 버퍼)에 대해, 하나의 메시지 동작이 발생할 수 있다. 제10도에 설명된 다중 메시지 버퍼 구조로 인하여 다중메시지가 동시에 실행될 수 있다. 더우기 이들 메시지 동작은 동시에 링크의 양 방향에서 일어날 수 있다. 메시지는 채널 A나 채널 B의 어느 한쪽에서 발생할 수 있다.
버퍼 크기 설정 요구(set-buffer-sizer-request)를 발생하는 채널 A는 응답 대기 임계시간 간격을 기다릴 것이다. 만일에 이 임계 시간내에 응답을 받지 못한다면, 요청이 링크에서 상실했거나 요청이 타임아웃되고 또다른 세트 버퍼 크기 요구가 재전송되었음을 추정할 수 있다. 버퍼 크기 설정 요청은 최대 횟수까지 재전송될 수 있다. 동일한 요청이 매번 전송된다(즉, 요청에 포함된 버퍼수와 크기가 변하지 않음). 만일 재시도의 최대 횟수까지 이르면, 링크 초기화는 실패할 것이다.
만일 버퍼 크기 설정 요청을 수신한 채널이 버퍼의 갯수와 크기에서 일치하면(버퍼의 갯수와 크기가 메시지 동작에 대한 요구조건을 만족하거나 초과한다), 버퍼 크기 설정 응답을 반송한다. 양 채널은 버퍼 크기 설정 요구를 시작할 것이고 버퍼 크기 응답으로 응답할 것이다. 만일 채널이 수신자 버퍼를 지지할 능력을 갖지 못한 경우라도 여전히 버퍼 크기 설정 요청을 개시하나 요청에 포함된 버퍼의 갯수는 0(zero)이 될 것이다. 일단 각각의 채널이 요청과 응답 양자를 개시하였으면, 링크는 완전히 설정되고 동작 가능하며 참 메시지(true message) 동작된다.
병렬 동작링크를 설정하는 상기 방법은 주로 컴퓨터 요소의 시스템 및 새로운 링크가 최초로 구성될 때 초기에 동작 버스를 설정하는 것에 관한 것이다. 그러나 이 방법의 강점중 하나는 병렬 버스 도체중의 하나가 쓸모없게 될 때 또는 그렇지 않으면 오프라인(offline)이 되어야 하고, 버스가 재구성되어야 할 때 발휘된다. 선행 통신 시스템에서, 병렬로 된 버스 도체중 하나가 상실되면, 도체가 고정되거나 또는 재배치될 때까지 보통 모든 시스템간에 멈춰진다. 본 발명에 따르면, 링크 복원 절차가 사용되어, 동작불능의 도체를 배제하여, 링크를 재구성하고 남아 있는 기능적인(작동 가능한) 도체를 사용하여 통신이 재개된다. 수행능력이 떨어진 채로 동작은 계속될 것이지만 통신은 완전히 멈출 필요는 없다.
동작링크에서 하나 이상의 트랜시버가 실패한 상태로 되거나 유지관리를(maintenance) 위해서 오프라인이 되면, 링크 복원 절차가 호출된다. 트랜시버는 다음을 포함하는 여러 이유로 인해 실패한 상태로 진입한다 : 도체의 제거; 전송기 및 수신기의 실패; 도체의 단절; 전력 손실; 신호를 약하게 하는데 원인이 되는 부적절한 케이블 길이; 또는 케이블에의 과도한 접속 등.
동작링크를 복원하는 방법에는 두가지 방법이 있다. 좀더 강력하고 분열성인 방법은 상기 기술한 링크 초기화 절차를 시작하는 것이다. 이 방법은 앞에서 완전히 기술된 동기화; 노드 디스크립터 교환 구성된 트랜시버 테이블 구축; 의도된 동작링크 설정 등을 포함하는 상기 방법의 각 단계를 진행하는 것을 포함한다. 링크 복원 절차(link-recovery procedure)라 칭하는 그 보다 약한 방법은 완전한 링크 초기화 절차 단계의 서브 세트만을 포함한다.
시스템이 링크 복원 절차에 진입하면, 구성된 트랜시버 테이블은 갱신되어 지금 시스템에 의해서 사용될 수 없는 트랜시버를 나타낸다. 시스템은 계속하여 새로운 의도된 동작링크를 설정할 것이다. 이와 같은 새로운 의도된 동작링크의 설정은 한가지 중요한 영역에서 링크 초기화 절차와는 다르다. 허용된 동작링크를 처음부터 탐색하는 대신, 시스템은 마지막 탐색이 끝난 시점에서부터 탐색을 시작한다. 즉, 시스템은 새로운 의도된 동작링크가 마지막 동작링크의 서브세트일 수 밖에 없음을 안다(마지막 동작링크에서 여러 트랜시버중 최소한 하나가 실패했기 때문에 보다 적은 수의 트랜시버를 가져야만 한다). 마지막 동작링크는 마지막 의도된 동작링크로부터 설정되었다. 그러므로 새로운 의도된 동작링크의 탐색은 허용된 동작링크 테이블에서 마지막 의도된 동작링크가 발견된 지점으로부터 시작할 수 있다. 만약 허용된 동작링크가 소프트웨어 프로그램에 의해서 발생되었다면, 그 소프트웨어 프로그램은 마지막 동작링크(즉, 소프트웨어 프로그램이 발생한 마지막 허용된 동작링크)의 서브 세트인 허용된 동작링크의 발생을 시작하도록 설계될 수 있다.
일단 새로운 허용된 동작링크가 발견되거나 발생되면, 링크 복원 절차는 링크 초기화 절차와 같은 방식으로 의도된 동작링크를 설정한다. 그것은 구성된 트랜시버 테이블에 대해서 트랜시버의 세트를 테스트하여, 만일 세트가 완전히 구성된 동작링크를 구성하는지를 결정함으로써 시작한다. 탐색과 테스트 단계는 일치가 발견될 때까지 계속된다. 일단 일치가 되면, 그 트랜시버의 세트가 새로운 의도된 동작링크가 된다. 링크 초기화 절차에서와 같이, 링크 복원 절차는 새로운 의도된 동작링크에 있는 각각의 트랜시버에 ETG 커맨드를 전송한다. 링크 복원에 대한 ETG 프로세스에 포함된 메시지 교환은 링크 초기화에 대한 ETG 프로세스와 같다. 즉 의도된 동작링크가 주/종 방법이나 피어 투 피어 방식으로 검증되고; 의도된 동작 링크내의 각각의 트랜시버에서 ETG 응답이 수신되고; 동작링크가 설정되고; 그리고 묶음 요청이 생성된다. 링크 복원 절차는 버퍼 크기 설정 커맨드가 링크 복원에서 발생될 필요가 없다는 점에서 링크 초기화 절차와 다르다. 초기화 동안 설정된 버퍼 구조는 복원 동안에 방해 받지 않는다. 시스템은 링크내의 감소된 수의 트랜시버와 함께 동일한 버퍼를 이용할 것이다. 시스템이 링크 복원 프로세스 중인 동안, 메시지 전송에 대한 모든 요청은 링크 사용중 표시(link busy indication)를 결과한다. 메시지 동작은 새로운 동작 링크가 설정될 때까지 계속하지 않을 것이다.
제8a도는 4개의 광섬유 쌍 링크의 모든 4개의 광섬유 쌍이 동작하는, 본 발명에 따른 시스템을 도시한 것이다. 메시지 영역(200, 210)은 제9도 및 제10도에 버퍼로서 역할한다. 이들 영역들은 입출력 메시지에 대한 들어오고 나가는 것에 대해서 버퍼의 역할을 한다. 인터리브 논리(interleave logic)(220, 230)는 메세지를 구성하는 정보가 전송을 위해 프레임으로 분할되거나 정보를 수신하고 난 후에 원래 메시지를 재조립하는 메카니즘이다. 인터리브 논리(220)의 경우, 논리는 전송하기 전에 여느 메시지라도 4개의 같은 크기의 프레임으로 나눈다. 인터리브 논리 상자(220)내의 부호 1: 4는 이를 의미한다. 이와 같은 특정한 예에서 동작링크는 4개의 광섬유 쌍으로 구성되어 있기 때문에 제8a도의 인터리브 논리는 정보를 4개의 같은 프레임으로 나눈다. 메시지가 전송될 동안, 각각의 광섬유 쌍은 다른 3개의 광섬유 쌍과 나란히 하나의 정보 프레임을 전송할 것이다. 대칭되게 링크의 다른 곳에 있는 인터리브 논리(230)는 4 : 1 비율로 데이타를 원래 메시지로 재조립한다. 인터리브 논리(230)는 4개의 분리된 정보 프레임을 수신하고 4개의 프레임을 원래 메시지로 인터리브한다.
제8b(1)도는, 광섬유 쌍(3)이나 (4)가 동작하지 않는 제8a도의 4개의 광섬유 쌍 시스템을 설명한다. 광섬유 쌍과 트랜시버 용어는 링크내의 도체를 논의할 때 교체하여 사용될 수 있음을 기억한다. 이 도면은 막 시스템이 막 초기화되고 광섬유 쌍이 초기에 동작하지 않는 시스템을 도시하거나, 그와 달리 이 도면은 메시지 동작 동안 광섬유 쌍이 동작불능이 되어 시스템이 상기 기술한 복원 절차를 거친 시스템을 도시한다. 어느 경우에서나, 제8b(1)도의 동작링크는 광섬유 쌍 1과 2만으로 구성된다. 이 시스템에서 광섬유 쌍(3), 공섬유 쌍(4) 또는 광섬유 쌍 둘다가 동작되지 않아도 문제되지 않는다. 만일 둘중 하나나 둘다가 동작하지 않으면 광섬유쌍 둘 모두가 동작링크에 참여할 수 없다. 이 시점에서, 전에 기술한 의도된 동작링크를 결정하는 방법을 설명하므로써 이 예를 설명하는 것이 유용할 것이다.
동기화 후의 제1단계는 구성된 트랜시버 테이블을 설정하는 것이다. 이 예에서, 광섬유 쌍(3)과 또는 (4) 또는 광섬유(3, 4) 둘다에 대한 엔트리는 그 광섬유 쌍(들)이 구성되지 않음을 나타낸다(제5도 참조). 이는, 예를들면, 시스템이 광섬유 쌍에 대해 동기화를 달성할 수 없었기 때문에, 부당한 노드 디스크립터가 광섬유 쌍에서 복귀되었기 때문에, 또는 연속적인 동작 트랜시버 요청 후에 어느 동작 트랜시버 응답도 수신한 적이 없기 때문에 발생한다. 구성된 트랜시버 테이블이 구축된 후에, 다음 동작은 동작링크가 되도록 허용된 링크를 허용된 동작링크 테이블을 탐색하여 찾는다. 이 특정한 예에 대한 허용된 동작링크 테이블은 제7도에 도시된 것과 같다(시스템에는 특정 링크에 부착된 각각의 채널에서 하나씩 두개의 허용된 동작링크 테이블이 있음을 상기하라). 테이블내의 제1허용된 동작링크는 모든 광섬유 쌍(1, 2, 3 및 4)을 가지는 트랜시버 세트가 될 것이다. 시스템은 이 세트내의 광섬유 쌍을 구성된 트랜시버 테이블 내의 각 트랜시버 상태와 비교한다. 이와 같은 비교 과정에서 광섬유 쌍(3)이나 (4)나 또는 광섬유 쌍 둘다(3, 4)가 구성되지 않았기 때문에 이 링크는 허용될 수 없고 따라서 동작링크의 일부가 될 수 없음을 발견된다. 허용된 동작링크 테이블의 제2탐색은 광섬유 쌍(1)과 광섬유 쌍(2)을 포함하는 트랜시버 세트를 결과한다. 이들 트랜시버들을 구성된 트랜시버 테이블에 대해 테스트하면, 이것이 허용할 수 있는 링크임이 판명되고 광섬유 쌍(1)과 (2)는 의도된 동작링크가 된다. 광섬유 쌍(1)과 (2)가 결국 동작링크로서 구성될 때까지 이 절차의 나머지가 계속된다. 이 시점에서 확인할 중요한 것은, 비록 동작물능인 광섬유 쌍이 광섬유 쌍(3), (4) 또는 광섬유 쌍(3, 4)이었는지는 문제가 되지 않았지만, 허용된 동작링크 테이블을 탐색하고 구성된 트랜시버 테이블을 테스트한 본 발명의 바람직한 실시 태양의 프로세스는 광섬유 쌍(3)과 (4) 둘다를 동작링크로부터 추방하였을 것이란 점이다.
제8b(2)도를 참조하면, 이 도면은 광섬유 쌍(3)과 (4)가 동작링크를 구성하는 시스템을 도시한 것이다. 상기 예에서 처럼, 광섬유 쌍(1), (2) 혹은 광섬유 쌍(1, 2) 둘다 동작하지 않는 지는 문제가 되질 않고, 본 발명의 바람직한 실시 태양의 방법은 광섬유 쌍(3)과 (4)로부터 동작링크를 설정한다. 허용된 동작링크 테이블이 탐색되는 링크 초기화의 지점에서, 모든 트랜시버를 포함하는 발견되는 제1트랜시버 세트는 광섬유 쌍(1), (2)나 광섬유 쌍(1), (2) 둘다가 구성된 트랜시버 테이블에서 구성되지 않음이기 때문에 허용될 수 없다. 제2트랜시버 세트는 비슷하게 단지 광섬유 쌍(1)과 (2)만 가지기 때문에 허용될 수 없다. 제3허용된 동작링크는 오직 구성된 트랜시버 즉, 광섬유 쌍 3 및 4만을 포함하므로 허용할 수 있다. 허용된 동작링크 테이블의 대안으로 허용된 동작링크가 소프트웨어 프로그램에 의해서 발생될 수 있음을 상기하라. 테이블이나 소프트웨어 프로그램 어느 것을 사용해도 같은 동작링크를 결정할 것이다. 왜냐하면, 테이블이나 소프트웨어 프로그램 둘다 제6도에서 설명된 규칙에 제한되기 때문이다. 제8a(1-2)도에서 인터리브 논리(220 및 230)은 각각 1 : 2나 2 : 1로 도시되어 있다. 이러한 이유는 동작링크에 단지 2개의 활성(active)도체가 있기 때문에 링크를 통해 전송될 수 있는 정보는(제8a도의 선행예에서 4개의 프레임인 것과 상반되게) 각각 2개의 데이타 프레임으로 분할되어야만 하기 때문이다.
제8c(1-4)도는 동작링크내에 단지 하나의 활성 광섬유 쌍만이 있는 시스템을 도시한 것이다. 제7도의 허용된 동작링크 테이블을 보면, 각각의 개별적인 광섬유 쌍이 동작링크 자체를 구성할 수 있다는 것을 알 수 있다. 컴퓨터 요소간에 링크로 단지 하나의 도체만을 사용하는 시스템에서는 임의의 링크의 가장 낮은 대역폭을 결과할 것이지만, 두 컴퓨터 요소들은 한 도체 상에서 여전히 통신할 수 있다. 이러한 시스템들에서는 데이타는, 단일 도체를 통해서 순전히 직렬 형태로 전송될 수 있기 때문에 인터리브 비율이 1 : 1이므로 본질적인 인터리빙(interleaving)은 없다.
상기 기술된 복원 절차를 설명하기 위해서, 만일 광섬유 쌍(1)과 (2) 둘다 동작하지 않으며, 현재 동작링크가 제8b(2)도에 도시된 것이라고 가정하자. 만일 광섬유 쌍(3)이 고장나면, 시스템은 복원 절차에 진입한다. 복원 절차에서 제1단계는 구성된 트랜시버 테이블에서 광섬유 쌍(3)을 표시한 다음 단계는 허용된 동작링크 테이블을 탐색하여 새로운 허용 가능한 링크를 찾는다. 마지막 허용 가능한 허용된 동작링크는 광섬유 쌍(3)과 (4)를 포함한다. 복원 절차 동안에 테이블의 탐색은 앞의 모든 링크 세트가 구성되지 않는 트랜시버들을 포함하는 것으로 알려져 있으므로 이 지점 바로 다음의 엔트리에서 시작할 것이다(제5도 및 제7도 참조). 테이블에서 다음 3가지 엔트리는 스스로 광섬유 쌍(1), (2) 및 (3)을 포함하는 트랜시버 세트를 산출한다. 이들 3세트에는 모두 3개의 광섬유 쌍 모두가 구성되지 않음이기 때문에 테스트 동작동안에 거절될 것이다. 최종 허용된 동작링크는 4번 광섬유 되었다고 나타내므로 구성된 트랜시버 테이블에서 구성되었다고 나타나므로 이 링크는 허용가능한 링크를 구성한다. 이 프로세스의 잔여부는 상기 기술된 것과 같이 계속한다. 즉, ETG 요구 및 응답을 사용하고, 묶음요구 및 응답을 사용하지만, 버퍼 크기 설정을 사용하지는 않는다. 왜냐하면, 많은 도체들이 동작링크에 있는지 여부와 관계없이 버퍼들은 동일하게 유지되기 때문이다. 링크 복원 절차의 최종 결과는 동작링크가 단지 단일 광섬유 쌍인 광섬유 쌍(4)로 이루어진 제8c(4)도에 도시된 시스템이다.
본 발명의 특정한 실시태양이 예시되고 기술되었지만, 본 기술 분야에 통상의 지식을 가진자라면 본 발명의 정신과 범주를 벗어나지 않고 여러가지 변경이 일어날 수 있음을 이해할 것이다.

Claims (15)

  1. 상호 연결된 요소들을 갖는 데이타 처리 콤플렉스(data processing complex)의 두 요소들간에 동작링크를 설정하는 방법에 있어서 : 상기 요소들을 상호 연결하는 모든 도체에 대해 상기 콤플렉스의 제1 및 제2 요소간에 동작 연결을 결정하는 단계와 ; 상기 두 요소들을 동작적으로 연결하도록 결정되었던 상기 도체의 모두를 구성된 도체 테이블(configured-coductor table)내에 구성된 것으로 표시하는 단계와; 동작링크를 형성하도록 허용하는 한 세트의 도체들인 의도된 동작링크(intended-operational-link)를 발생시키는 단계와; 상기 의도된 동작링크와, 상기 구성된 도체 테이블을 비교하는 단계와; 상기 의도된 동작링크가 상기 구성된 도체 테이블내에 구성된 것으로 표시되지 않은 어떤 도체를 포함하는 경우 상기 발생단계와 상기 비교단계를 되풀이하는 단계와; 상기 의도된 동작링크내의 상기 도체들의 모두가 상기 구성된 도체 테이블내에 구성된 것으로 표시되는 경우 상기 의도된 동작링크로부터 상기 동작링크를 설정하는 단계를 포함하는 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  2. 제1항에 있어서, 의도된 동작링크가 상기 제1 및 제2요소내에 생성되는 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  3. 제2항에 있어서, 상기 동작링크를 설정하기에 앞서 상기 제1 및 제2요소로부터의 커맨드(command)를 그의 각 의도된 동작링크내의 각 도체에 발생시키는 단계와; 수신 세트의 도체들상의 상기 커맨드를 상기 제1 및 제2요소에서 수신하는 단계와; 상기 수신 세트의 도체들이 각각의 상기 제1 및 제2요소내의 각 의도된 동작링크와 일치하는지를 확인하는 단계와; 상기 수신 세트의 트랜시버들(transceivers)이 상기 의도된 동작링크와 일치하는 경우 긍정적인 응답(positive response)을 발생요소에 전송하는 단계를 포함하는 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  4. 제3항에 있어서, 상기 수신 세트의 트랜시버들이 상기 의도된 동작링크와 일치하지 않는 경우 부정적인 응답(negative response)을 발생요소에 전송하는 단계와; 상기 발생, 수신 및 확인 단계들을 최대 횟수까지 반복하는 단계를 포함하는 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  5. 제1항에 있어서, 상기 의도된 동작링크는 상기 요소들중 하나내에서만 발생되고, 상기 요소는 마스터(master)로 지정되고, 다른 요소는 슬레이브(slave)로 지정되는 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  6. 제5항에 있어서, 상기 동작 링크를 설정하기에 앞서 각각의 도체상의 상기 마스터로부터의 커맨드를 상기 마스터의 의도된 동작링크내의 각 도체에 발생시키는 단계와; 수신 세트의 도체들상의 상기 커맨드를 상기 슬레이브에서 수신하는 단계와; 상기 수신 세트의 도체들이 상기 슬레이브내의 동작링크를 형성할 수 있는지를 확인하는 단계와; 상기 수신 세트의 트랜시버들이 동작링크와 일치하도록 형성할 수 있는 경우 긍정적인 응답을 상기 마스터에 전송하는 단계를 포함하는 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  7. 제6항에 있어서, 상기 수신 세트의 트랜시버들이 동작링크를 형성할 수 없는 경우 부정적인 응답을 상기 마스터에 전송하는 단계와; 상기 발생, 수신 및 확인 단계들을 반복하는 단계를 포함하는 데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법.
  8. 제1항에 있어서, 상기 도체들은 광섬유이고, 상기 광섬유들이 트랜시버들에 의해서 상기 요소들에 접속된 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  9. 제8항에 있어서, 상기 제1 및 제2요소들은 각각의 중앙 처리 콤플렉스들인 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  10. 제8항에 있어서, 상기 제1요소는 중앙 처리 콤플렉스이고, 상기 제2요소는 전자요소인 데이타 처리 콤플렉스의 두 요소간에 동작링크를 설정하는 방법.
  11. 데이타 처리 콤플렉스의 제1 및 제2요소들을 상호 연결하는 장치에 있어서 : 상기 제1요소를 상기 제2요소에 연결하는 다수의 도체들과; 각각의 상기 도체들이 상기 요소들을 작동적으로 연결하는지를 표시하는 각각의 상기 요소들내의 구성도 도체 테이블과; 상기 제1요소와 상기 제2요소간에 동작링크를 형성하도록 허용하는 한 세트의 도체들을 포함하는 허용 동작링크(allowed-operation-link)를 발생시키는 수단과; 상기 허용 동작링크와 상기 구성된 도체 테이블을 비교하고, 상기 허용 동작링크내의 각각의 상기 도체들이 상기 구성된 도체 테이블내에 구성된 것으로 표시되는지를 결정하는 수단과; 상기 허용 동작링크내의 각각의 상기 도체들이 상기 구성된 도체 테이블내에 구성된 것으로 표시되는 경우 상기 허용 동작링크로부터 동작링크를 설정하는 수단을 포함하는 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치.
  12. 제11항에 있어서, 상기 도체들은 광섬유인 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치.
  13. 제12항에 있어서, 상기 광섬유들을 동작시키기 위한 트랜시버들을 각기 구비하는, 각각의 상기 요소들내의 적어도 하나의 채널을 더 포함하는 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치.
  14. 제11항에 있어서, 상기 허용 동작링크를 발생시키는 상기 수단이 허용 동작링크 테이블을 포함하며; 상기 허용 동작링크 테이블이 상기 요소들간에 상기 동작링크를 형성하도록 허용하는 모든 가능한 세트의 도체들을 포함하는 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치.
  15. 제14항에 있어서, 상기 허용 동작링크 테이블의 어느 상기 허용 동작링크내의 도체들의 수는 2n인 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치.
KR1019930002262A 1992-02-20 1993-02-18 데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치 KR960005396B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/839,657 US5357608A (en) 1992-02-20 1992-02-20 Configurable, recoverable parallel bus
US839,657 1992-02-20

Publications (2)

Publication Number Publication Date
KR930018394A KR930018394A (ko) 1993-09-21
KR960005396B1 true KR960005396B1 (ko) 1996-04-24

Family

ID=25280334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002262A KR960005396B1 (ko) 1992-02-20 1993-02-18 데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치

Country Status (6)

Country Link
US (1) US5357608A (ko)
EP (1) EP0559339A2 (ko)
JP (1) JPH07111703B2 (ko)
KR (1) KR960005396B1 (ko)
CA (1) CA2082078C (ko)
TW (1) TW227608B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150013886A (ko) * 2012-05-29 2015-02-05 벡톤 디킨슨 프랑스 윤활제 코팅 및 그러한 코팅을 포함하는 의료용 주사 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537574A (en) * 1990-12-14 1996-07-16 International Business Machines Corporation Sysplex shared data coherency method
US5509122A (en) * 1992-02-20 1996-04-16 International Business Machines Corporation Configurable, recoverable parallel bus
JP2566717B2 (ja) 1992-03-30 1996-12-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 条件付きオペレーション提供装置及び方法
US5715274A (en) * 1995-01-09 1998-02-03 Lsi Logic Corporation Method and system for communicating between a plurality of semiconductor devices
US5938786A (en) * 1995-11-30 1999-08-17 International Business Machines Corporation Simplified recovery of damaged frames in a communication link
US6487676B1 (en) 1996-07-19 2002-11-26 Telefonaktiebolaget Lm Ericsson (Publ) Validation of procedures
GB2315646B (en) * 1996-07-19 2001-02-14 Ericsson Telefon Ab L M Validation of procedures
US5887135A (en) * 1996-08-15 1999-03-23 International Business Machines Corporation System and method for management of object transitions in an external storage facility accessed by one or more processors
US5948060A (en) * 1997-01-24 1999-09-07 International Business Machines Corporation Speeding-up communication rates on links transferring data structures by a method of handing scatter/gather of storage blocks in commanded computer systems
US6018549A (en) * 1997-06-12 2000-01-25 Linear Technology Corporation Selectable multi-protocol cable termination
US7013305B2 (en) 2001-10-01 2006-03-14 International Business Machines Corporation Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange
US6393435B1 (en) 1999-09-22 2002-05-21 International Business Machines, Corporation Method and means for evaluating the performance of a database system referencing files external to the database system
US7570724B1 (en) * 1999-10-14 2009-08-04 Pluris, Inc. Method of link word synchronization
US6941252B2 (en) * 2001-03-14 2005-09-06 Mcdata Corporation Striping data frames across parallel fibre channel links
US7120823B2 (en) * 2003-04-17 2006-10-10 International Business Machines Corporation Method and apparatus for recovering logical partition configuration data
US7627343B2 (en) 2003-04-25 2009-12-01 Apple Inc. Media player system
US7619974B2 (en) * 2003-10-31 2009-11-17 Brocade Communication Systems, Inc. Frame traffic balancing across trunk groups
US7593336B2 (en) 2003-10-31 2009-09-22 Brocade Communications Systems, Inc. Logical ports in trunking
US7441062B2 (en) 2004-04-27 2008-10-21 Apple Inc. Connector interface system for enabling data communication with a multi-communication device
US7823214B2 (en) 2005-01-07 2010-10-26 Apple Inc. Accessory authentication for electronic devices
US7787765B2 (en) * 2005-12-21 2010-08-31 International Business Machines Corporation Method and apparatus device for initializing an end-to-end link in a fiber optic communications system
US7826745B2 (en) 2005-12-21 2010-11-02 International Business Machines Corporation Open fiber control and loss of light propagation in time division multiplexed inter-system channel link
JP6010908B2 (ja) * 2012-01-06 2016-10-19 富士ゼロックス株式会社 送受信システム及びプログラム
US10318527B2 (en) 2015-01-27 2019-06-11 International Business Machines Corporation Search-based detection, link, and acquisition of data
JP6600959B2 (ja) * 2015-03-30 2019-11-06 日本電気株式会社 障害処理装置、その装置を使用する情報処理装置、障害処理方法及び障害処理プログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3253259A (en) * 1961-09-19 1966-05-24 Bell Telephone Labor Inc Plural channel data transmission system having means for utilizing only the operative channels
US4498716A (en) * 1982-04-01 1985-02-12 Ward Marvin W Data monitoring connector for testing transmission links
US4875037A (en) * 1982-10-29 1989-10-17 American Telephone And Telegraph Company, At&T Bell Laboratories Automatic rerouting of calls through data buses
US4566102A (en) * 1983-04-18 1986-01-21 International Business Machines Corporation Parallel-shift error reconfiguration
US4665521A (en) * 1985-01-25 1987-05-12 Ncr Corporation Portable testing device for monitoring communication line activity
US4644532A (en) * 1985-06-10 1987-02-17 International Business Machines Corporation Automatic update of topology in a hybrid network
DE68924216T2 (de) * 1988-07-25 1996-04-18 Digital Equipment Corp Verfahren und Vorrichtung zur Kontrolle der Netzwerktopologie.
US5048062A (en) * 1989-10-30 1991-09-10 International Business Machines Corp. Transmitting commands over a serial link
US5107489A (en) * 1989-10-30 1992-04-21 Brown Paul J Switch and its protocol for making dynamic connections
US5157667A (en) * 1990-04-30 1992-10-20 International Business Machines Corporation Methods and apparatus for performing fault isolation and failure analysis in link-connected systems
GB9014003D0 (en) * 1990-06-22 1990-08-15 British Aerospace Data transmission apparatus
SE9002559D0 (sv) * 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Kommunikationslaenk
US5265241A (en) * 1990-09-04 1993-11-23 International Business Machines Corporation Method and apparatus for verifying the configuration of a link-connected network
US5195085A (en) * 1990-09-11 1993-03-16 At&T Bell Laboratories Communication link identifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150013886A (ko) * 2012-05-29 2015-02-05 벡톤 디킨슨 프랑스 윤활제 코팅 및 그러한 코팅을 포함하는 의료용 주사 장치

Also Published As

Publication number Publication date
CA2082078A1 (en) 1993-08-21
US5357608A (en) 1994-10-18
CA2082078C (en) 1996-11-19
TW227608B (ko) 1994-08-01
JPH07111703B2 (ja) 1995-11-29
KR930018394A (ko) 1993-09-21
JPH0683742A (ja) 1994-03-25
EP0559339A2 (en) 1993-09-08
EP0559339A3 (ko) 1995-05-24

Similar Documents

Publication Publication Date Title
KR960005396B1 (ko) 데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치
US5481738A (en) Apparatus and method for communicating a quiesce and unquiesce state between elements of a data processing complex
US5509122A (en) Configurable, recoverable parallel bus
KR930001746B1 (ko) 자기 경로 선택 교환망
US5617547A (en) Switch network extension of bus architecture
US6243361B1 (en) Multistage interconnect network uses a master processor to perform dynamic configuration for all switch nodes based on a predetermined topology
EP0425777B1 (en) Switch method and protocol for making dynamic connections
US5408646A (en) Multipath torus switching apparatus
JP2500973B2 (ja) 交換接続システム
KR940011492B1 (ko) 스위치 노드 및 그 제어방법
EP0366935A2 (en) High-speed switching system with flexible protocol capability
US5384773A (en) Multi-media analog/digital/optical switching apparatus
CZ281144B6 (cs) Komunikační systém
JPH02202246A (ja) Ｆｄｄｉリングネットワークにおいて制限されたトークン動作を行なうための方法および装置
US5345229A (en) Adaptive switching apparatus for multi-stage networks
US5548623A (en) Null words for pacing serial links to driver and receiver speeds
US5151977A (en) Managing a serial link in an input/output system which indicates link status by continuous sequences of characters between data frames
US5418939A (en) Concurrent maintenance of degraded parallel/serial buses
US5542048A (en) Increasing probability multi-stage network
CN114884767A (zh) 一种同步双冗余can总线通信系统、方法、设备及介质
JP2510076B2 (ja) 劣化した並列／直列バスの並行保守
JP2510077B2 (ja) 直列リンクとドライバおよびレシ―バの速度とをペ―シングするための空語制御方法
EP0651336A1 (en) Switch network extension of bus architecture
JP2750314B2 (ja) 非バッファ式交換装置
JP3033500B2 (ja) マルチプロセッサシステム初期化制御装置およびその方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120328

Year of fee payment: 17

EXPY Expiration of term