KR960005182Y1 - 칩(Chip)형 전자파장애 방지필터 - Google Patents

Abstract

내용없음.

Description

칩(Chip)형 전자파장애 방지필터

제1도는 본 고안에 따른 칩형 전자파장애 방지 필터의 분해사시도.

제2도는 제1도의 결합상태 사시도.

제3도는 종래 기술에 따른 3단자형 전자파장애 방지필터를 도시한 구조도.

제4도는 일반적인 3단자형 전자파장애 방지필터의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 페라이트비드코아 2a, 2b : 단턱

3a, 3b : 단자 3c : 유전체단자

4a, 4b : 리드프레임 5 : 유전체 삽입홀

6 : 침유전체 7 : 단자관통홀

8 : 고정판 삽입홈 9 : 상부고정판

본 고안은 칩형(Chip Type) 전자파장애(Electro Magnetic Interference) 방지 필터에 관한 것으로 이는 특히, 사각형 페라이트 비드 코아의 하부 양측에 단턱을 형성하여 단자가 수직으로 입설된 전극 리드 프레임을 각각 착설하고, 상기 레라이트 비드코아의 하부 중앙에 요설된 유전체 삽입홀내에 유전에 단자가 입설된 칩유전체를 삽입고정토록 하며, 페라이트 비드코아의 내부 양측 및 중앙에 단자 관통홀이 천설되어 리드 프레임 및 칩 유전체로부터 입설되는 각 단자가 삽통되어, 고정판 삽입홈내에 삽입고정되는 상부고정판에 고정설치토록 됨으로써, 간단한 구조에 의해 제작 및 설치가 용이하고, 노이즈(Noize)의 감쇄효과를 가일층 증진시킬 수 있음은 물론, 기판상에 표면실장이 가능하도록 할 수 있는 칩형 전자파 장애 방지필터에 관한 것이다.

일반적으로 전자기기 및 회로간에 발생되는 전자파장애(Electro Magnetic Interference)는 도전설로나 공중을 타고 전파되어 주변기기 및 회로에 노이즈(Noize)를 발생시켜 오동작을 일으키게 된다.

따라서, 상기와 같은 전자파장애를 제거하기 위하여 페라이트 비드나, 또는 콘덴서와 페라이트를 조합하여 만든 3단자필터를 주로 사용하고 있다.

즉, 이와 같은 기술과 관련된 종래의 전자파장애(EMI) 방지필터에 있어서는 제3도에 도시한 바와 같이, 콘덴서(11)를 게재하여 양측에 페라이트비드(12)(13)를 설치하고 이를 리드선(14)에 의해 T자형으로 형성토록한 구조로 이루어졌다. 따라서, 저항(L1)(L2)와 칩캐패시터(C4)를 갖춘 것이다.

상기와 같은 구성을 갖는 종래의 전자파장애방지필터는 콘덴서(11)의 양측에 설치된 페라이트비드(12)(13)의 노이즈(Noize) 흡수효과와 로우패스(low pass) 필터효과로 디지탈 신호 단형파의 파형왜곡을 막을 수 있고, 특히 고주파 노이즈 억제기능을 보유하고 있어 인터페이스용으로 널리 사용되는 것이다.

그러나, 상기와 같은 전자파장애 방지필터를 제작하기 위해서는 제조공정상 콘덴서(11)의 접합등이 자동화가 불가능한 단점이 있음은 물론, 콘덴서(11)의 양측으로 페라이트 비드(12)(13)를 리드선(14)에 T자형으로 연결 접속시킨 구조로 이루어짐으로써 구조자체가 복잡하게 되어 필터의 제작이 비능률적인 단점이 있었다.

또한, 리드선(14)이 T자형으로 구성되어 콘덴서(11)와의 접속시, 융착부(S)인 콘덴서 상단과 리드선의 전기적 접속에 따른 지지가 어려우며, 특히 콘덴서(11) 사단부의 접지리드선이 양측 페라이트비드(12)(13)의 하단부에 연설된 리드선보다 길게되어 리드인덕터 성분이 많아지게 되며, 이에 따른 노이즈 제거기능이 단점이 있었던 것이다.

본 고안은 상기와 같은 종래의 문제점을 해소하기 위하여 안출된 것으로서 그 목적은, 사각형 페라이트 비드코아의 하부 양측에 단턱이 형성되어 단자가 수직으로 입설된 리드프레임이 각각 설치되고, 페라이트 비드 코아의 하부 중앙에는 유전체 삽입홀이 요설되어 유전체 단자가 입설된 침 유전체를 삽입 고정토록 하며, 페라이트 비드 코아의 내부 양측 및 중앙에 형성된 단자 관통홀내에 각각 입설되며 단자가 삽통되어 상부의 고정판 삽입홈내에 삽입고정되는 상부고정판과 일단부가 결합 고정토록 함으로써, 간단한 구조에 의해 제작 및 설치가 용이하게 되고, 노이즈의 감쇄효과를 가일층 증진시킬 수 있음은 물론, 기판상에 표면실장이 가능하도록한 칩형 전자파장애 방지필터를 제공하는데 있다.

이하, 첩부된 도면에 의거하여 본 고안의 실시예를 상세하게 설명하면 다음과 같다.

제1도는 본 고안에 따른 칩형 전자파 장애 방지필터의 분해사시도이고, 제2도는 제1도의 결합상태 사시도로서, 사각형 페라이트 비드 코아(1)의 하부 양측에 단턱(2a)(2b)이 형성되어 단자(3a)(3b)가 각각 수직으로 입설된 리드 프레임(4a)(4b)이 각각 설치되고, 하부 중앙에는 유전체 삽입홀(5)이 요설되어 유전체 단자(3c)가 입설된 칩유전체(6)가 삽입 고정토록되며, 상기 페라이트 비드 코아(1)의 내부 양측 및 중앙에 형성된 단자 관통홀(7)내에 양측 리드 프레임의 단자(3a)(3b) 및 유전체단자(3c)가 각각 삽통되며, 페라이트 비드 코아(1) 상측의 고정판 삽입홈(8)내에 상부 고정판(9)이 내삽고정되어 각 단자(3a)(3b)(3c)의 일단부와 결합 고정토록 되는 구조로 이루어진다.

이와 같은 구조로 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.

제1도 및 제2도에 도시한 바와 같이, 사각형 페라이트 비드 코아(1)에 단자 및 칩유전체(6)를 내삽시켜 전자파장애 방지필터를 제작할 경우 ,상기 페라이트 비드 코아(1)의 하부 양측에 요설된 단턱(2a)(2b)과 중앙에 요설시킨 유전체 삽입홀(5)내에 리드 프레임(4a)(4b)과 칩유전체(6)에는 단자(3a)(3b) 및 유전체 단자(3c)가 수직으로 입설되는 관계로, 상기 페라이트 비드 코아(1)의 내부 양측 및 중앙에는 단자 관통홀(7)을 천설시켜 상기 각 단자를 삽통시키도록 한다.

한편, 페라이트 비드 코아(1)의 상측에는 사각형상의 고정판 삽입홈(8)이 요설되어 상부 고정판(9)이 착설토록되며, 이때 수직으로 입설되는 각 단자들은 상부 고정판(9)의 단자 고정홀내에 결합되어 고정토록 되는 것이다.

상기와 같이 제작완료된 칩형 전자파장애 방지필터는 절연을 위하여 기판에 실장시 외표면을 에폭시 수지로서 코팅처리토록 하는 것이다.

상술한 바와 같이 본 고안에 따른 칩형 전자파장애 방지 필터에 의하면, 간단한 구조에 의해 제작 및 설치가 극히 용이하게 되고, 노이즈의 감쇄 효과를 가일층 증진시킬 수 있음은 물론, 기판에 표면실장이 가능하게 될 수 있는 우수한 효과가 있다.

Claims (1)

1. 사각형 페라이트 비드코아(1)의 하부 양측에 단턱(2a)(2b)이 형성되어 단자(3a)(3b)가 각각 수직으로 입설된 리드 프레임(4a)(4b)이 각각 설치되고, 하부 중앙에는 유전체 삽입홀(5)이 요설되어 유전체 단자(3c)가 입설된 칩유전체(6)가 삽입 고정토록 되며, 상기 페라이트 비드코아(1)의 내부 양측 및 중앙에 형성된 단자 관통홀(7)내에 양측 리드 프레임의 단자(3a)(3b) 및 유전체 단자(3c)가 각각 삽통되며, 페라이트 비드 코아(1) 상측의 고정판 삽입홈(8)내에 상부 고정판(9)이 내삽고정되어 각 단자(3a)(3b)(3c)의 일단부와 결합 고정토록 되는 구조로 이루어진 것을 특징으로 하는 칩형 전자파 장애 방지필터.