KR960004317B1

KR960004317B1 - Fm 수신기

Info

Publication number: KR960004317B1
Application number: KR1019890001721A
Authority: KR
Inventors: 히로끼 하세가와
Original assignee: 상요덴기 가부시끼가이샤; 이우에 사또시
Priority date: 1988-02-16
Filing date: 1989-02-15
Publication date: 1996-03-30
Also published as: JPH01208915A; US4939788A; KR890013917A

Abstract

내용 없음.

Description

FM수신기

제1도는 본 발명의 한 실시예를 도시한 회로도.

제2도는 종래의 FM 수신기를 도시한 회로도.

제3도는 제1도의 구체 회로예를 도시한 회로도.

제4도는 종래의 FM 수신기를 설명하기 위한 특성도.

제5도는 본 발명의 설명에 제공하기 위한 특성도.

* 도면의 주요부분에 대한 부호의 설명

21 : 이득 제어 증폭 회로 22 : 레벨 검파 회로

23 : 제어 신호 발생 회로

본 발명은 수신 신호의 전계 강도를 표시하는 신호를 발생시킬 수 있는 FM 수신기에 관한 것으로, 특히 동적 범위(dynamic range)가 확대되어서, 직선성이 개선된 전계 강도를 표시하는 신호를 발생시킬 수 있는 FM 수신기에 관한 것이다.

FM 수신기 IF 증폭단은, AF 억압 효과 및 캡처(capture)효과를 향상시키기 위해, 대체로 다단의 차동형 진폭 제한 증폭 회로로 구성되어 있고, 각 단의 이득은 6dB에서 20dB 정도로 설정되어 있다. 그로 인해, 상기 IF 증폭단의 임의의 단으로부터 전계 강도 표시를 위한 신호를 취출하면, 상기 신호의 동적 범위가 6dB에서 20dB 정도로 좁아져 버린다.

상기 전계 강도 표시를 위한 신호의 동적 범위를 확대하는 방법으로서, 일본국 특허 공고(소) 제52-2,561호 공부에 표시된 바와 같은 것이 알려져 있다. 그것은, 제2도에 도시한 바와 같이, 안테나(1)에 수신된 FMRF신호를 FR증폭 회로(2)에서 증폭한 후, 혼합 회로(3)에서 국부 발진 회로(4)의 출력 신호와 혼합해서 IF 신호로 변환하여, 상기 IF 신호를 3단의 IF 증폭 회로(5),(6) 및 (7)에서 증폭한 후, FM 검파 회로(8)에서 FM 검파하는 신호로와, 상기 IF 증폭 회로(5),(6) 및(7)에서 얻어지는 신호를 레벨 검파하는 레벨 검파 회로(9),(10) 및 (11)과 이 레벨 검파 회로(9),(10) 및 (11)의 출력 신호를 가산하는 가산 회로 (12)로 이루어지며, 이 가산 회로(12)의 출력단에서 전계 강도를 표시하는 출력 신호를 발생시키는 전계 강도 신호 발생 회로를 구비하고 있다. 제2도의 회로의 경우, 제1출력 단자(13)에서 FM 검파 출력 신호를 얻을 수 있고, 제2출력 단자(14)에서 동적 범위가 확대된 전계 강도 신호를 얻을 수 있다.

그렇지만, 제2도의 회로에 있어서는, 복수의 레벨 검파 회로를 필요로 해서, 회로가 복잡하게 된다는 문제가 있었다. 또한, 가산점에 있어서 전계 강도 신호에 기복을 일으키고, 특히 IF 증폭 회로의 단수가 많아져서, 1단 간격으로 전계 강도 신호를 취출하는 것과 같은 구성으로 하면, 제4도에 도시한 것과 같이, 가산점에서 평탄 부분이 생기고, 직선성이 좋은 전계 강도 표시를 행하지 못하게 됨과 동시에, 상기 전계 강도 신호를 오토 서치의 스톱 신호로서 사용한 경우, 스톱 강도가 상기 평탄부에 설정되면, 스톱 신호 검출 강도가 외부 환경의 영향을 받기 쉬워진다는 문제가 있었다.

본 발명은, 전술한 점에 비추어 된 것으로, 진폭 제한을 받지 않은 IF 신호가 인가되는 이득 제어 증폭회로와, 이 이득 제어 증폭 회로의 출력 신호 레벨 검파하는 레벨 검파 회로와, 이 레벨 검파 회로 출력 신호에 따라서 상기 이득 제어 증폭 회로의 이득을 제어하기 위한 출력 신호를 발생시키는 제어 신호 발생 회로를 구비하는 점을 특징으로 한다. 또한 본 발명은, 차동형의 레벨 검파 회로와, 제어 신호 발생 회로의 출력 제어 신호에 따라서 동작 전류가 변화하고, 이 동작 전류의 변화에 따라서 이득이 변화하는 다단 증폭 회로로 이루어지는 이득 제어 증폭 회로를 구비하는 점을 특징으로 한다.

본 발명에 의하면, 진폭 제한을 받지 않은 IF 신호가 우선 이득 제어 증폭 회로에서 증폭된다. 증폭된 IF 신호는, 레벨 검파 회로에서 레벨 검파되고, 전계 강도 신호로서 출력 단자에 도출된다. 동시에, 레벨 검파 회로의 출력 신호는, 제어 신호 발생 회로에 인가되고, 그에 따라서 상기 제어 신호 발생 회로로부터 제어 신호가 발생하고, 이 제어 신호가 이득 제어 증폭 호로에 인가되어 이득 제어가 행하여진다. 그 경우, 수신 신호의 전계 강도가 커짐에 따라서, 이득 제어 증폭 회로의 이득이 저하하도록 이득 제어가 행해지고, 전계 강도의 동적 범위가 확대된다.

제1도는, 본 발명의 한 실시예를 도시한 회로도로, (15)는 FMRF 신호를 수신하는 안테나, (16)은 상기 FMRF 신호를 증폭하는 RF 증폭 회로, (17)은 증폭된 RF 신호와 국부 발진 회로(18)의 출력 신호를 혼합 해서 IF 신호로 변환하는 혼합 회로, (19)는 상기 IF 신호를 증폭하여 진폭 제한하는 IF 증폭 회로, (20)은 이 IF 증폭회로(19)의 출력 IF 신호를 FM 검파하는 FM 검파 회로, (21)은 상기 혼합 회로(17)의 출력 IF 신호를 증폭하는 이득 제어 증폭 회로,(22)는 이 이득 제어 증폭 회로(21)의 출력 신호를 레벨 검파하는 레벨 검파 회로, (23)은 이 레벨 검파 회로(22)의 출력 신호에 따라서 상기 이득 제어 증폭 회로(21)의 이득을 제어하기 위한 제어 신호를 발생시키는 제어 신호 발생 회로이다.

안테나(15)에 수신된 FMRF 신호는, RF 증폭 회로(16)에서 증폭되고, 혼합 회로(17)에서 IF 신호로 변환되어, FM 검파 회로(20)에서 FM 검파된다. 그로 인해, 제1출력 단자(24)에 FM 검파 출력 신호가 얻어진다. 동시에, 진폭 제한을 받고 있지 않은 IF신호는, 이득 제어 증폭 회로(21)에 인가되고, 이 이득 제어 증폭 회로(21)에서 증폭된다. 그리고, 상기 이득 제어 증폭 회로(21)의 출력 신호는, 레벨 검파 회로(22)에서 레벨 검파되고, 제2출력 단자(25)에서 수신 신호의 전계 강도를 표시하는 신호가 발생한다. 상기 제2출력 단자(25)에서 얻어지는 전계 강도를 표시하는 신호는, 제어 신호 발생 회로(23)에 인가되고, 이 제어 신호 발생 회로(23)에서 상기 전계 강도를 표시하는 신호에 따른 제어 신호가 발생한다. 그리고, 상기 제어 신호가 이득 제어 증폭 회로(21)에 인가되고, 이 이득 제어 증폭 회로(21)의 이득이 제어된다.

현재, 수신 신호의 전계 강도가 작다고 하면, 혼합 회로(17)에서 얻어지는 IF 신호의 레벨이 작아지고, 이득 제어 증폭 회로(21)의 출력 신호 레벨도 작아진다. 그로 인해, 레벨 검파 회로(22)의 출력 신호도 작아지고, 제어 신호 발생 회로(23)에서 제어 신호가 발생하지 않고, 이득 제어 증폭 회로(21)의 이득은 최대 상태로 된다. 수신 신호의 전계 강도가 증가해 나가면, 그에 따라서 이득 제어 증폭 회로(21)의 출력 신호 레벨이 커지고, 레벨 검파 회로(22)의 출력 신호 레벨이 커진다. 상기 레벨 검파 회로(22)의 출력 신호 레벨이 커지면, 제어 신호 발생 회로 (23)에서 제어 신호가 발생하여, 이득 제어 증폭 회로(21)의 이득이 저하한다.

따라서, 제1도의 회로를 사용하면, 수신 신호의 전계 강도에 따라서, 이득 제어 증폭 회로(21)의 이득을 연속적으로 변환시켜서, 제2출력 단자(25)에서 제5도에 실선(가)로 표시하는 출력 신호(동적 범위 A)를 발생시킬 수 있다. 또한, 제5도 일점 쇄선(나)는, 이득 제어 증폭 회로(21)의 이득을 제어하지 않는 경우의 출력 신호(동적 범위 B)이다.

제3도는, 제1도의 구체 회로예를 도시한 것으로, 혼합 회로(17)에서 얻어지는 IF 신호는, 종속 접속된 제1 내지 제3 트랜지스터(26) 내지 (28)에서 증폭되어, 제4 트랜지스터(29)의 베이스에 인가된다. 상기 제4 트랜지스터(29)는, 이 제4 트랜지스터(29)와 차동 접속된 제5트랜지스터(30) 및 상기 제4트랜지스터(29)의 콜렉터 전류를 입력으로 하는 제1 전류 밀러 회로(31)과 함께 레벨 검파 회로(22)를 구성하고 있고, 상기 제1전류 밀러 회로(31)의 출력 전류를 콘덴서(32)에서 평활함으로, 출력 단자(33)에 전계 강도를 표시하는 출력 신호가 얻어진다. 수신 신호의 전계 강도가 작고, 입력 단자(34)에 인가되는 입력 신호의 레벨이 작은 경우, 출력 단자(33)에서 얻어지는 출력 신호가 작아지고, 제어 신호 발생 회로(23)을 구성하는 제6트랜지스터(35)의 베이스 전이 저하한다. 그로 인해, 상기 제6트랜지스터(35)와 달링톤 접속된 제7트랜지스터(36)의 에미터 전압이 저하하고, 정 전원(+B)와 제7트랜지스터(36)의 에미터와의 사이의 전위차가 커지고, 상기 제7트랜지스터(36)의 콜렉터 전류가 충분히 커진다. 상기 제7 트랜지스터(36)의 콜렉터 전류는, 제8 및 제9 트랜지스터(40) 및 (41)로 이루어지는 제2전류 밀러 회로(42)에서 반전되고, 상기 제9트랜지스터(41)의 콜렉터 전류는 제10 및 제11 트랜지스터(43) 및 (44)로 이루어지는 제3 전류 밀러 회로(45)에서 다시금 반전되어, 상기 제11 트랜지스터(44)의 콜렉터 전류가 제어 신호 발생 회로(23)의 출력 제어 신호로 된다. 입력 단자(34)에 인가되는 입력 신호가, 전술한 바와 같이 작을 경우, 상기 제어 신호가 커지므로, 다이오드 접속된 제12트랜지스터(46)의 동작 전류가 커지고, 이 제12트랜지스터(46)에 전류 밀러 관계로 접속된 제1 내지 제3트랜지스터(26) 내지 (28)의 동작 전류도 커진다. 그런데, 제1 내지 제3트랜지스터(26) 내지 (28)의 이득은, 그들 에미터 저항(re)와 부하 저항(47) 내지 (49)의 비에 의해서 결정되고, 상기 에미터 저항(re)는 동작 전류에 따라서 결정되므로, 상기 제1 내지 제3트랜지스터(26) 내지(28)의 동작 전류가 커지면, 에미터 저항(re)가 작아지고, 이득이 커진다.

따라서, 입력 단자(34)에 인가되는 입력 신호가 작을 경우에는, 이득 제어 증폭 회로(23)의 이득이 커진다.

입력 신호의 레벨이 증대함에 따라서, 출력 신호의 레벨도 증대하기 때문에, 제6트랜지스터(35)의 베이스 전압도 증대하고, 제6 및 제7 트랜지스터(35) 및 (36)과 제2 및 제3 전류 밀러 회로(42) 및 (45)에 흐르는 전류가 감소하고, 그에 따라서 제1 내지 제3트랜지스터(26) 내지 (28)의 이득이 감소한다. 따라서, 이득 제어 증폭 회로(21)의 이득은, 입력 신호가 작을 때 최대로 되고, 입력 신호가 증대함에 따라서 감소하고, 출력 단자(33)에는 제5도 실선(가)로 표시하는 출력 신호가 얻어진다.

또한, 제1도의 실시예에 있어서는 혼합 회로(17)의 출력 신호를 직접 이득 제어 증폭 회로(21)에 인가할 경우에 대해서 설명하였으나, 상기 이득 제어 증폭 회로(21)에는, IF 증폭 회로(19)중의 진폭 제한을 받지 않은 IF 신호를 인가하도록 해도 좋다.

이상 기술한 바와 같이, 본 발명에 의하면, 전계 강도를 표시하는 신호의 동적 범위의 확대를 꾀할 수 있음과 동시에, 직선성을 개선할 수 있다. 그로 인해, 표시계 등에 의하여 수신 신호의 전계 강도를 정확하게 표시할 수 있다. 특히, 차동형의 레벨 검파 회로를 사용하여, 이득 제어 신호에 따라서 이득 제어 증폭 회로의 동작 전류를 제어함으로써 이득 제어를 행하고 있으므로, IC 화에 적합한 FM수신기를 제공할 수 있다.

Claims

다단의 IF 진폭 제한 증폭 회로를 갖는 FM 수신기에 있어서, 상기 IF 진폭 제한증폭 회로에서 진폭제한을 받지 않은 IF 신호가 인가되는 이득 제어 증폭 회로와, 이 이득 제어 증폭 회로의 출력 신호를 레벨 검파하는 레벨 검파 회로와, 이 레벨 검파 회로의 출력 신호에 따라서, 상기 이득 제어 증폭 회로의 이득을 제어하기 위한 출력 신호를 발생시키는 제어 신호 발생 회로를 구비하고, 상기 레벨 검파 회로의 출력 신호에 의하여 수신 신호의 전계 강도를 표시하는 것을 특징으로 하는 FM 수신기.
제1항에 있어서, 제어 신호 발생 회로가 수신 신호의 전계 강도가 커짐에 따라서, 이득 제어 증폭 회로의 이득을 저하시키는 제어 시호를 발생시키는 것을 특징으로 하는 FM 수신기.
제1항에 있어서, 레벨 검파 회로가, 차동 접속된 제1 및 제2 트랜지스터와, 제1 및 제2 트랜지스터의 한쪽 콜렉터에서 발생하는 출력 신호가 인가되는 전류 밀러 회로로 이루어지며, 상기 전류 밀러 회로의 출력 신호를 평활해서 전계 강도를 표시하는 신호로 한 것을 특징으로 하는 FM 수신기.
제1항에 있어서, 이득 제어 증폭 회로가, 입력 신호를 증폭하는 다단 증폭 회로와, 제어 신호 발생 회로의 출력 제어 신호에 따라서 상기 다단 증폭 회로의 바이어스를 제어하는 제어 회로에 의해서 구성되는 것을 특징으로 하는 FM 수신기.