KR960004128B1 - 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로 - Google Patents

영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로 Download PDF

Info

Publication number
KR960004128B1
KR960004128B1 KR1019930008547A KR930008547A KR960004128B1 KR 960004128 B1 KR960004128 B1 KR 960004128B1 KR 1019930008547 A KR1019930008547 A KR 1019930008547A KR 930008547 A KR930008547 A KR 930008547A KR 960004128 B1 KR960004128 B1 KR 960004128B1
Authority
KR
South Korea
Prior art keywords
signal
unit
synchronization signal
output
image synthesis
Prior art date
Application number
KR1019930008547A
Other languages
English (en)
Other versions
KR940027488A (ko
Inventor
박태진
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019930008547A priority Critical patent/KR960004128B1/ko
Priority to US08/207,406 priority patent/US5502498A/en
Priority to DE4408125A priority patent/DE4408125B4/de
Priority to JP04004494A priority patent/JP3181462B2/ja
Priority to GB9404750A priority patent/GB2276509B/en
Priority to CN94104313A priority patent/CN1087560C/zh
Publication of KR940027488A publication Critical patent/KR940027488A/ko
Application granted granted Critical
Publication of KR960004128B1 publication Critical patent/KR960004128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로
제 1 도는 종래의 클램프 신호 발생회로를 나타낸 블럭도,
제 2 도는 이 발명에 따른 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로의 일실시예를 간단하게 나타내는 블럭도,
제 3 도는 이 발명에 따른 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로의 일실시예를 나타낸 상세 회로도,
제 4 도는 상기 제 2 도 및 제 3 도에서 영상합성 동기신호만 입력되거나 영상합성 동기신호와 TTL 레벨 동기신호가 동시에 입력될때의 각부 파형도,
제 5 도는 상기 제 2 도 및 제 3 도에서 TTL 레벨 동기신호만이 입력될때의각부 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : TTL 레벨 동기신호 입력회로 10a : 영상합성 동기신호 입력부
11,12 : TTL 레벨 동기신호 입력부 20a : 영상합성 동기신호 분리부
20b : TTL 레벨 동기신호 처리 및 합성부 30 : 동기신호 선택부
40 : 동기신호 처리부 41 : 동기신호 출력부
50 : 지연부 60 : 영상합성 동기신호 판별부
70 : 펄스 감지부 80 : 펄스 변환부
90 : 클램프 신호 발생부 91 : 클램프 신호 출력부
MV1,MV2,MV3 : 멀티 바이브레이터 R1,R2 : 저항
C1,C2 : 콘덴서
이 발명은 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로에 관한 것으로서, 더욱 상세하게는 모니터로 인가되는 영상신호에 동기신호가 합성되어 있는지의 유무를 판별하여 클램프 신호의 트리거 위치를 자동으로 변경시켜줌으로써 동기신호의 상태에 관계없이 항상 일정하게 영상신호를 증폭 시켜주는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로에 관한 것이다.
각종 비데오 카드에서 모니터로 출력되는 신호에는 레드(R), 그린(G), 블루(B) 신호와 같은 영상신호와 수평동기, 수직동기신호가 있다. 그리고, 상기 수평, 수직동기신호는 상기 영상신호와 분리되어 출력되는 경우도 있고, 상기 영상신호 특히, 그린신호에 합성되어 출력되는 경우도 있다. 이때, 상기 수평, 수직동기신호가 상기 영상신호에 합성되어 출력되는 경우를 영상합성 동기신호라고 하고, 수평, 수직동기신호단을 통해 출력되는 경우를 TTL 레벨 동기신호(또는, 세퍼레이트 동기신호)라고 한다. 그리고 클램프 신호는 비데오 레벨을 고정시키는 신호로서, 클램프 신호 발생 위치에서 비데오 신호가 OV로 고정된다.
제 1 도는 종래의 클램프 신호 발생회로를 간략하게 나타낸 블록도로서, 영상합성 동기신호가 입력되는 영상합성 동기신호 입력부(10a)의 출력단에는 영상합성 동기신호 분리부(20a)의 출력단에는 동기신호 선택부(30)가 연결된다.
그리고, 제1, 제2TTL 레벨 동기신호 입력부(11,12)로 이루어진 TTL레벨 동기신호 입력회로(10)의 출력단에는 상기 제1, 제2TTL 레벨 동기신호 입력부(11,12)의 출력을 선택하여 처리 및 합성하는 TTL 레벨 동기신호 처리 및 합성부(20b)가 연결되고, 상기 TTL 레벨 동기신호 처리 및 합성부(20b)의 출력단에는 상기 동기신호 선택부(30)가 연결된다.
그리고, 상기 동기신호 선택부(30)의 출력단에는 동기신호 처리부(40)가 연결되고, 상기 동기신호 처리부(40)의 출력단에는 동기신호 출력부(41)와 클램프 신호 발생부(90)가 연결되며, 상기 클램프 신호 발생부(90)의 출력단에는 클램프 신호 출력부(91)가 연결된다.
이와같이 구성된 종래의 클램프 신호 발생회로에서, 영상합성 동기신호 입력부(10a)를 통해 입력된 영상합성 동기신호는 영상합성 동기신호 분리부(20a)에서 순수한 동기신호만 분리되어 동기신호 선택부(30)로 출력된다.
그리고, 제1, 제2TTL 레벨 동기신호는 제1, 제2TTL 레벨 동기신호 입력부(11,12)를 통해 TTL 레벨 동기신호 처리 및 합성부(20b)로 출력된다. 이때, 제1, 제2TTL 레벨 동기신호는 보통 퍼스널 컴퓨터등에서 본체 2개에 모니터는 하나만 연결하여 사용할 때 각각의 본체에서 모니터로 인가되는 서로 다른 두 종류의 동기신호이다.
따라서, TTL 레벨 동기신호 처리 및 합성부(20b)에서는 상기 제1, 제2TTL 레벨 동기신호 입력부(11,12)에서 출력되는 제1, 제2TTL 레벨 동기신호중 하나를 스위치등을 이용하여 수동으로 선택하여 처리한 후 상기 동기신호 선택부(30)로 출력한다.
상기 동기신호 선택부(30)에서는 입력되는 영상합성 동기신호와 TTL 레벨 동기신호중 하나를 스위치등을 사용하여 수동으로 선택하여 동기신호 처리부(40)로 출력하고, 동기신호 처리부(40)에서는 선택된 동기신호의 극성을 항상 일정하게 유지시켜 동기신호 출력부(41)로 출력함과 동시에 클램프 신호 발생부(90)로 출력한다.
클램프 신호 발생부(90)에서는 입력된 동기신호의 백포치에서 트리거되는 클램프 신호를 발생시켜 클램프신호 출력부(91)로 출력한다.
그러나, 상기의 회로는 영상합성 동기신호가 입력될때에나 TTL 레벨 동기신호가 입력될때에나 동기신호처리부(40)에서 처리된 동기신호의 백포치에서 트리거되는 클램프 신호를 발생시키기 때문에 클램프 신호의 트리거 위치를 변경시킬 수가 없다. 따라서, 블랭킹 기간과 동기신호사이에 마진이 없을 경우 비데오 신호 부분에 클램프 신호가 실리므로 비데오 신호 부분이 OV가 되어 비데오 화면이 나타나지 않는 문제점이 있었다.
이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 지연회로 및 다수의 멀티 바이브레이터를 구성시켜 영상합성 동기신호의 유무를 자동으로 판별하여 클램프 신호의 트리거 위치를 변경시켜 줌으로써 동기신호의 상태에 관계없이 영상신호가 항상 일정한 증폭 특성을 얻을 수 있어 멀티 싱크모니터의 수신 범위를 넓혀주는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 이 발명에 따른 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로의 특징은, 영상합성 동기신호 입력부를 통해 입력되는 영상합성 동기신호에서 동기신호만을 분리하는 영상합성 동기신호 분리부와, 제1, 제2TTL 레벨 동기신호 입력부를 통해 입력되는 제1, 제2TTL레벨 동기신호중 하나를 선택하여 합성하는 TTL 레벨 동기신호 처리 및 합성부와, 상기 영상합성 동기신호 분리부의 출력단에 연결되어 상기 영상합성 동기신호 분리부의 출력을 소정 시간 지연시키는 지연부와, 상기 영상합성 동기신호 분리부의 출력단과 TTL 레벨 동기신호 처리 및 합성부의 출력단에 연결되어 상기 영상합성 동기신호 분리부에서 출력되는 동기신호 및 TTL 레벨 동기신호 처리 및 합성부에서 출력되는 동기신호를 선택하여 출력하는 동기신호 선택부와, 상기 동기신호 선택부의 출력단에 연결되어 상기 동기신호 선택부에서 출력되는 동기신호의 극성을 항상 일정하게 유지시켜 출력하는 동기신호 처리부와, 상기 지연부의 출력단과 동기신호 처리부의 출력단에 연결되어 영상합성 동기신호의 유무를 판별하는 영상합성 동기신호 판별부와 상기 영상합성 동기신호 판별부의 출력단에 연결되어 상기 영상합성 동기신호 판별부의 결과에 따라 하이 또는 로우 레벨의 신호를 출력하는 펄스 감지부와, 상기 동기신호 처리부의 출력단과 펄스 감지부의 출력단에 연결되어 상기 펄스 감지부의 출력에 따라 동기신호 처리부의 출력을 반전 또는 비반전시키는 펄스 변환부와, 상기 펄스 변환부의 출력단에 연결되어 상기 펄스 변환부의 출력 파형이 정극성이면 상기 펄스 변환부의 출력 파형의 백포치에서 트리거되는 클램프 신호를 발생시키고, 부극성이면 프론트포치에서 트리거되는 클램프 신호를 발생시키는 클램프신호 발생부로 구성되는데 있다.
이하, 이 발명에 따른 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다. 제 2 도는 이 발명에 따른 영상합성 등기신호 판별에 의한 클랩프 신호 자동전환회로를 간략하게 나타낸 블록도이다.
여기서, 영상합성 동기신호 입력부(10a), 영상합성 동기신호 분리부(20a), TTL 레벨 동기신호 입력회로(10), TTL 레벨 동기신호 처리 및 합성부(20b)의 구성과 작용은 상기된 종래의 제 1 도와 같다.
그리고, 영상합성 동기신호 입력부(10a)를 통해 입력되는 영상합성 동기신호에서 동기신호만을 분리하는 영상합성 동기신호 분리부(20a)의 출력단에는 영상합성 동기신호와 TTL레벨 동기신호중 하나를 선택하는 동기신호 선택부(30)와 상기 영상합성 동기신호 분리부(20a)의 출력을 소정시간 지연시키는 지연부(50)가 연결되고, 상기 지연부(50)의 출력단에는 영상합성 동기신호의 유무를 판별하는 영상합성 동기신호 판별부(60)가 연결된다.
한편, 제1, 제2TTL 레벨 동기신호 입력부(11,12)를 통해 입력되는 제1, 제2TTL레벨 동기신호중 하나를 선택하여 합성하는 TTL 레벨 동기신호 처리 및 합성부(20b)의 출력단에는 상기 동기신호 선택부(30)가 연결된다.
그리고, 상기 동기신호 선택부(30)의 출력단에는 상기 동기신호 선택부(30)의 출력 파형을 극성을 포지티브 또는 네가티브로 일정하게 유지시켜주는 동기신호 처리부(40)가 연결되고, 상기 동기신호 처리부(40)의 출력단에는 동기신호를 출력하는 동기신호 출력부(41)와 상기 영상합성 동기신호 판별부(60) 및 펄스 변환부(80)가 연결된다.
그리고, 상기 영상합성 동기신호 판별부(60)의 출력단에는 상기 영상합성 동기신호 판별부(60)의 결과에 따라 하이 또는 로우신호를 출력하는 펄스 감지부(70)가 연결되고, 상기 펄스 감지부(70)의 출력단에는 상기 펄스 감지부의 출력에 따라 동기신호 처리부의 출력을 반전 및 비반전시키는 펄스 변환부(80)가 연결되며, 상기 펄스 변환부(80)의 출력단에는 상기 펄스 변환부(80)의 출력에 따라 상기 펄스 변환부(80)의 출력파형의 백포치 또는 프론트포치에서 트리거되는 클램프 신호를 발생시켜 클램프 신호 출력부(91)로 출력하는 클램프 신호 발생부(90)가 연결된다.
제 3 도는 상기 영상합성 동기신호 판별부(60), 펄스 감지부(70), 펄스 변환부(80), 클램프 신호 발생부(90)의 상세 회로도이다.
이때, 상기 영상합성 동기신호 판별부(60)는, 클리어단(CLR)은 상기 지연부(50)의 출력단에 연결되고, 폴링 엣지에서 펄스를 인식하여 동작하는 A입력단은 접지되며, 라이징 엣지에서 펄스를 인식하여 동작하는 B입력단은 상기 동기신호 처리부(40)의 출력단에 연결되는 멀티 바이브레이터(MV1)로 이루어진다.
그리고, 상기 펄스 감지부(70)는, 클리어단과 라이징 엣지에서 동작하는 B입력단은 전원단(Vcc)에 연결되고, 폴링 엣지에서 동작하는 A입력단은 상기 멀티 바이브레이터(MV1)의 반전 출력단에 연결되며, C, RC 입력단에는 시정수인 저항(R1)과 콘덴서(C1)가 결합되어 상기 멀티 바이브레이터(MV1)의 출력 펄스의 폭을 조정하는 멀티 바이브레이터(MV2)로 이루어진다.
그리고, 상기 펄스 변환부(80)는, 한 입력단은 상기 펄스 감지부(70)의 멀티 바이브레이터(MV2)의 반전출력단에 연결되고, 다른 입력단은 상기 동기신호 처리부(40)의 출력단에 연결되는 배타적 오아 게이트로 이루어진다.
그리고, 상기 클램프 신호 발생부(90)는, 클리어단과 라이징 엣지에서 동작하는 B입력단은 전원단(Vcc)에 연결되고, 폴링 엣지에서 동작하는 A입력단은 상기 펄스 변환부(80)의 배타적 오아게이트의 출력단에 연결되고, C, RC 입력단에 시정수인 저항(R2)과 콘덴서(C2)가 결합되어 클램프 신호의 펄스폭을 조정하는 멀티 바이브레이터(MV3)로 이루어진다. 이때, 상기 멀티 바이브레이터(MV3)의 비반전 출력단(Q) 및 반전 출력단에는 클램프 신호 출력부(91)가 연결되어, 비반전 출력단(Q)을 통해 블랭킹 신호를 출력하고 반전 출력단을 통해 클램프 신호를 출력한다.
제 4 도는 상기 제 2 도 및 제 3 도에서 영상합성 동기신호만 입력되거나 영상합성 동기신호와 TTL 레벨동기신호가 동시에 입력될때의 각부 파형도이고, 제 5 도는 상기 제 2 도 및 제 3 도에서 TTL 레벨 동기신호만이 입력될 때의 각부 파형도이다. 이때, (A)는 지연부(50)의 출력 파형이고, (B)는 동기신호 처리부(40)에서 영상합성 동기신호 판별부(60)로 출력되는 파형도이고, (C)는 상기 영상합성 동기신호 판별부(60)의 파형도이고, (D)는 펄스 감지부(70)의 출력 파형도이다. 그리고, (E)는 상기 동기신호 처리부(40)에서 펄스 변환부(80)로 출력되는 파형도이고, (F)는 펄스 변환부(80)의 출력 파형도이고, (G)는 클램프 신호 발생부(90)의 멀티 바이브레이터(MV3)의 반전 출력단의 출력 파형도이고, (H)는 클램프 신호 발생부(90)의 멀티 바이브레이터(MV3)의 비반전 출력단(Q)의 출력 파형도이다.
이와같이 구성된 이 발명은 영상합성 동기신호의 유무를 판별하여 영상합성 동기신호만 입력되거나 영상합성 동기신호와 TTL 레벨 동기신호가 동시에 입력될 때에는 동기신호의 백포치(Back Potch)에서 트리거되는 클램프 신호를 출력하고, TTL 레벨 동기신호만 입력될때에는 동기신호의 프론트포치(Front Potch)에서 트리거되는 클랩프 신호를 출력한다.
그리고, 멀티 바이브레이터(MV1,MV2,MV3)의 A입력은 폴링엣지에서 펄스를 인식하여 동작하고, B입력은 라이징 엣지에서 펄스를 인식하여 동작하도록 셋팅되어 있다.
먼저, 영상합성 동기신호만 입력될 때를 상세히 살펴본다.
영상합성 동기신호 입력부(10a)를 통해 입력된 영상합성 동기신호는 영상합성 동기신호 분리부(20a)에 의해 순수 동기신호만이 분리되어진 후 동기신호 선택부(30)와 지연부(50)로 출력된다. 상기 지연부(50)는 영상합성 동기신호 판별을 위하여 상기 영상합성 동기신호분리부(20a)의 출력을 제 4 도 (a)와 같이 소정시간 지연시킨다.
한편, 상기 영상합성 동기신호 분리부(20a)의 출력과 TTL 레벨 동기신호 처리 및 합성부(20b)의 출력은 동기신호 선택부(30)로 제공되고, 동기신호 선택부(30)는 상기 영상합성 동기신호 분리부(20a)에서 출력되는 동기신호를 선택하여 동기신호 처리부(40)로 출력한다. 상기 동기신호 처리부(40)는 입력되는 동기신호의 극성을 항상 일정하게 유지시키는데, 이 발명에서는 제 4 도(b)와 같이 항상 포지티브 극성을 유지하도록 상기 동기신호 처리부(40)를 셋팅시킨다.
그리고, 상기 동기신호 처리부(40)의 출력( 제 4 도(b))은 영상합성 동기신호 판별부(60)의 멀티 바이브레이터(MV1)의 B입력단으로 제공되고, 지연부(50)의 출력(제 4 도(a))은 영상합성 동기신호 판별부(60)의 멀티 바이브레이터(MV1)의 클리어단(CLR)으로 제공된다.
이때, 제 4 도(c)에서 보는 바와 같이 지연부(50)의 출력이 로우이면 상기 영상합성 동기신호 판별부(60)의 멀티 바이브레이터(MV1)의 반전 출략은 무조건 하이가 되고, 상기 지연부(50)의 출력이 하이이면 B입력단을 통해 입력되는 동기신호의 라이징엣지에서 로우된다.
그리고, 상기 멀티 바이브레이터(MV1)의 출력은 펄스 감지부(70)의 멀티 바이브레이터(MV2)의 A입력단으로 제공된다. 이때, 상기 멀티 바이브레이터(MV2)의 시정수(R1,C1)값을 충분히 크게 하면 A입력단으로 제공되는 입력 펄스가 하이 또는 로우 상태로 된다.
따라서, 시정수(R1,C1) 값을 충분히 크게 하면 상기 멀티 바이브레이터(MV2)는 제 4 도(d)와 같이 로우신호(OV)를 반전 출력단을 통해 출력한다.
한편, 펄스 변환부(80)의 배타적 오아 게이트의 한 입력단으로는 상기 멀티 바이브레이터(MV2)의 출력이 제 4 도(d)와 같이 제공되고 다른 입력단으로는 상기 동기신호 처리부(40)의 출력이 제 4 도(e)와 같이 제공된다. 이때, 상기 멀티 바이브레이터(MV2)의 출력은 제 4 도(d)와 같이 로우신호이므로 상기 배타적오아 게이트는 동기 신호 처리부(40)에서 출력되는 동기신호를 제 4 도(f)와 같이 그대로 출력한다.
그리고, 상기 배타적 오아 게이트의 출력은 상기 클램프 신호 발생부(90)의 멀티 바이브레이터(MV3)의 A 입력단으로 제공된다.
이때, 상기 멀티 바이브레이터(MV3)의 A입력단은 폴링 엣지에서 펄스를 인식하여 동작하도록 셋팅되어있으므로 상기 멀티 바이브레이터(MV3)는 제 4 도(g),(f)에서와 같이 상기 배타적 오아게이트의 출력 펄스의 폴링 엣지에서 비반전 출력단(Q)을 통해 블랭킹 신호를, 반전 출력단을 통해 클램프 신호를 클램프 신호 출력부(91)로 출력한다. 이때, 상기 멀티 바이브레이터(MV3)의 시정부(R2,C2)는 클램프 신호의 펄스폭을 결정한다.
따라서, 상기 클램프 신호 발생부(90)는 영상합성 동기신호만 입력될 때에는 제 4 도에서 보는 바와 같이 상기 동기신호 처리부(40)에서 출력되는 동기신호의 백포치에서 트리거되는 클램프 신호를 출력한다.
한편, 영상합성 동기신호와 TTL레벨 동기신호가 동시에 입력될 때에도 상기 영상합성 동기신호만 입력될 때와 동일하게 인식되고 처리된다. 즉, 상기 동기신호 처리부(40)에서 출력되는 동기신호의 백포치에서 트리거되는 클램프 신호를 출력된다.
한편, TTL 레벨 동기신호만 입력될 때를 살펴본다.
이 경우에는 영상합성 동기신호가 없으므로 영상합성 동기신호 분리부(20a)의 출력은 제 5 도 (a)와 같이 블랭킹 기간이 동기신호로써 동기신호 선택부(30)로 출력된다. 상기 동기신호 선택부(30)는 TTL 레벨 동기신호 처리 및 합성부(20b)에서 출력되는 동기신호를 선택하여 동기신호 처리부(40)로 출력하고, 동기신호 처리부(40)는 제 5 도(b)와 같이 포지티브 극성을 갖는 동기신호를 영상합성 동기신호 판별부(60)와 동기신호 출력부(41) 및 펄스 변환부(80)로 출력한다.
이때, 상기 동기신호 처리부(40)에서 출력되는 동기신호의 라이징 엣지에서 지연부(50)의 출력은 로우 상태이므로 상기 영상합성 동기신호 판별부(60)의 멀티 바이브레이터(MV1)는 반전 출력단을 통해 제 5 도 (c)와 같이 하이신호(Vcc)를 펄스 감지부(70)의 멀티 바이브레이터(MV2)의 A입력단으로 출력한다. 그리고, 상기 펄스 감지부(70)의 멀티 바이브레이터(MV2)의 A입력단은 폴링 엣지에서 펄스를 인식하도록 셋팅되어 있고, A입력단으로 제공되는 신호는 하이신호이므로 상기 펄스 감지부(70)의 멀티 바이브레이터(MV2)는 반전 출력단을 통해 제 5 도 (d)와 같이 하이신호를 펄스 변환부(80)의 배타적 오아 게이트의 한 입력단으로 출력한다.
이때, 상기 배타적 오아 게이트의 다른 입력단으로는 상기 동기신호 처리부(40)에서 출력되는 동기신호가 제 5 도 (e)와 같이 제공되므로, 상기 배타적 오아 게이트는 제 5 도 (f) 와 같이 상기 동기신호 처리부(40)에서 출력되는 동기신호를 반전시켜 클램프 신호 발생부(90)의 멀티 바이브레이터(MV3)의 A입력단으로 출력한다.
이때, 상기 멀티 바이브레이터(MV3)의 A입력단은 폴링 엣지에서 펄스를 인식하여 동작하도록 셋팅되어 있으므로 상기 멀티 바이브레이터(MV3)는 제 5 도 (g), (f)에서와 같이 상기배타적 오아게이트의 출력 펄스의 폴링 엣지, 즉, 상기 동기신호 처리부(40)에서 출력되는 동기신호의 프론트 포치에서 트리거되는 클램프 신호를 클램프 신호 출력부(91)로 출력한다. 이때, 상기 멀티 바이브레이터(MV3)의 시정수(R2,C2)는 클램프 신호의 펄스폭을 결정한다.
이상에서와 같이 이 발명에 따른 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로에 의하면, 영상합성 동기신호를 소정 시간 지연시키는 지연회로와 다수의 멀티 바이브레이터를 구성시켜 영상합성 동기신호와 TL 레벨 동기신호가 동시에 입력되거나 영상합성 동기신호만 입력되면 동기신호의 백포치에서 트리거되는 클램프 신호를 출력하고, TL 레벨 동기신호만 입력되면 동기신호의 프론트 포치에서 트리거되는 클램프 신호를 출력함으로써 영상합성의 증폭을 안정되게 하여 모니터의 수신 범위가 넓어지고, 또한, 동기 입력신호의 상태에 따라 사용자가 별도의 조정을 하지 않아도 되므로 안정된 화면을 재현시키는 효과가 있다.

Claims (5)

  1. 영상합성 동기신호 입력부를 통해 입력되는 영상합성 동기신호에서 동기신호만을 분리하는 영상합성 동기신호 분리부와 ; 제 1, 제 2 TTL 레벨 동기신호 입력부를 통해 입력되는 제 1, 제 2 TTL 레벨 동기신호중 하나를 선택하여 합성하는 TTL 레벨 동기신호 처리 및 합성부와 ; 상기 영상합성 동기신호 분리부의 출력단에 연결되어, 상기 영상합성 동기신호 분리부의 출력을 소정 시간 지연시키는 지연부와 ; 상기 영상합성 동기신호 분리부의 출력단과 TTL 레벨 동기신호 처리 및 합성부의 출력단에 연결되어, 상기 영상합성 동기신호 분리부에서 출력되는 동기신호 및 TTL 레벨 동기신호 처리 및 합성부에서 출력되는 동기신호를 선택하여 출력되는 동기신호 선택부와, ; 상기 동기신호 선택부에 연결되어, 상기 동기신호 선택부에서 출력되는 동기신호의 극성을 항상 일정하게 유지시켜 출력하는 동기신호 처리부와 ; 상기 지연부의 출력단과 동기신호 처리부의 출력단에 연결되어, 영상합성 동기신호의 유무를 판별하는 영상합성 동기신호 판별부와 ; 상기 영상합성 동기신호 판별부의 출력단에 연결되어, 상기 영상합성 동기신호 판별부의 결과에 따라 하이 또는 로우 레벨의 신호를 출력하는 펄스 감지부와 ; 상기 동기신호 처리부의 출력단과 펄스 감지부의 출력단에 연결되어, 상기 펄스 감지부의 출력단에 따라 동기신호 처리부의 출력을 반전 또는 비비전시키는 펄스 변환부와 ; 상기 펄스 변환부의 출력단에 연결되어, 상기 펄스 변환부의 백포치에서 트리거되는 클램프 신호를 발생시키고, 부극성이면 프론트포치에서 트리거되는 클램프 신호를 발생시키는 클램프 신호 발생부로 구성되는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.
  2. 제 1 항에 있어서, 상기 영상합성 동기신호 판별부는 클리어단(CLR)은 상기 지연부의 출력단에 연결되고, 폴링 엣지에서 동작하는 A입력단은 접지되며, 라이징 엣지에서 동작하는 B입력단은 상기 동기신호 처리부와 출력단에 연결되는 멀티 바이브레이터(MV1)로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 펄스 감지부는, 클리어단과 라이징 엣지에서 동작하는 B입력단은 전원단(Vcc)에 연결되고, 폴링 엣지에서 동작하는 A입력단은 상기 멀티 바이브레이터(MV1)의 반전 출력단에 연결되며, C, RC 입력단에 시정수인 저항(R1)과 코덴서(C1)가 결합되어 입력 펄스의 폭을 조정하는 멀티 바이브레이터(MV2)로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 펄스 변환부는, 한 입력단은 상기 펄스 감지부의 멀티 바이브레이터(MV2)의 반전 출력단에 연결되고, 다른 입력단은 상기 동기신호 처리부의 출력단에 연결되는 배타적 오아 게이트로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.
  5. 제 1 항 또는 제 4 항에 있어서, 상기 클램프 신호 발생부는, 클리어단과 라이징 엣지에서 동작하는 B입력단은 전원단(Vcc)에 연결되고, 폴링 엣지에서 동작하는 A입력단은 상기 배타적 오아게이트의 출력단에 연결되고, C, RC 입력단에는 시정수인 저항(R2)과 콘덴서(C2)가 결합되고, 반전 출력단을 통해 클램프 신호를 출력하는 멀티 바이브레이터(MV3)로 이루어지는 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로.
KR1019930008547A 1993-03-10 1993-05-19 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로 KR960004128B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019930008547A KR960004128B1 (ko) 1993-05-19 1993-05-19 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로
US08/207,406 US5502498A (en) 1993-03-10 1994-03-07 Clamp signal generation-control circuit and a method therefor
DE4408125A DE4408125B4 (de) 1993-03-10 1994-03-10 Klemmsignalerzeugungssteuerschaltkreis und Verfahren dafür
JP04004494A JP3181462B2 (ja) 1993-03-10 1994-03-10 クランプ信号の発生制御回路及びその方法
GB9404750A GB2276509B (en) 1993-03-10 1994-03-10 Clamp signal generation-control circuit and a method therefor
CN94104313A CN1087560C (zh) 1993-03-10 1994-03-10 箝位信号控制产生电路及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930008547A KR960004128B1 (ko) 1993-05-19 1993-05-19 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로

Publications (2)

Publication Number Publication Date
KR940027488A KR940027488A (ko) 1994-12-10
KR960004128B1 true KR960004128B1 (ko) 1996-03-26

Family

ID=19355585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008547A KR960004128B1 (ko) 1993-03-10 1993-05-19 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로

Country Status (1)

Country Link
KR (1) KR960004128B1 (ko)

Also Published As

Publication number Publication date
KR940027488A (ko) 1994-12-10

Similar Documents

Publication Publication Date Title
JP3181462B2 (ja) クランプ信号の発生制御回路及びその方法
KR960004128B1 (ko) 영상합성 동기신호 판별에 의한 클램프 신호 자동절환회로
KR900007233A (ko) 텔레비젼 수신기
KR960016455A (ko) 광폭 티브이의 화면 자동 확장표시장치
JPS6211392A (ja) キ−イング信号発生回路
KR0126776B1 (ko) 영상장치의 동기신호 발생기
JP3230687B2 (ja) Ｄ２規格映像調整装置
JP2638948B2 (ja) 動き検出回路
KR910009043Y1 (ko) 동기신호 위상 자동 변환회로
KR970001901Y1 (ko) 휘도신호와 색신호의 딜레이타임 자동 조절회로
KR100266430B1 (ko) 멀티싱크 모니터에서 입력동기신호의 극성판별에 따른 출력장치
JP2578686B2 (ja) Ｍｕｓｅ信号受信機
JPH0426280A (ja) 映像信号処理回路
JP2001352463A5 (ja) 映像表示装置
KR950013060B1 (ko) 동기 신호 분리 회로
KR920004990Y1 (ko) Osd문자의 칼라 자동 변환회로
KR0153668B1 (ko) 동기 신호 판별 장치
JP2680737B2 (ja) 画像表示制御装置
JPH06161367A (ja) 水平センタリング回路
KR980007563A (ko) 부화면 텔레비전 수상기의 서브빔 이득제어장치
JPH0556303A (ja) 同期回路
KR930015902A (ko) Secam 방식 영상처리장치의 문자발생회로
KR970019683A (ko) 피디피 티브이(pdp tv)에서의 채널전환시 영상신호 뮤트장치
KR970078675A (ko) 칼라 버어스트신호 위치 판별장치
JPH057307A (ja) 同期自動切換え方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee