KR960003451B1 - 압축된 영상데이타 신장회로 - Google Patents
압축된 영상데이타 신장회로 Download PDFInfo
- Publication number
- KR960003451B1 KR960003451B1 KR1019930002792A KR930002792A KR960003451B1 KR 960003451 B1 KR960003451 B1 KR 960003451B1 KR 1019930002792 A KR1019930002792 A KR 1019930002792A KR 930002792 A KR930002792 A KR 930002792A KR 960003451 B1 KR960003451 B1 KR 960003451B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- data
- clock
- generating
- data compression
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
Abstract
내용 없음.
Description
제1도는 본 발명 압축된 영상데이타 신장회로 블럭구성도.
제2도는 제1도의 기록 및 판독 제어타이밍도.
* 도면의 주요부분에 대한 부호의 설명
2 : 데이타 압축/신장부 3 : 클럭 발생부
4 : 래치부 6 : D/A변환부
7 : 동기신호 발생부 9 : 선입선출부
본 발명은 압축된 영상데이타 신장회로에 관한 것으로, 특히 압축된 데이타를 60Hz로 제어하고 신장된 영상데이타를 디스플레이 타이밍과 적절한 타이밍을 가지도록한 압축된 영상데이타 신장회로에 관한 것이다.
종래에는 영상 데이타를 JPEG(Joint Photographic Exports Group)등의 표준화 기법을 이용하여 10-20 Mbit/Sec로 압축했다.
이와같이 압축된 영상데이타를 신장한후 이 신장된 데이타를 디스플레이 하기위하여 선입선출(first in-first out : 이하 FIFO라 약칭함)부에 저장한다.
또한 데이타율(data rate)의 변동에서도 신장(Decompression)이 연속적으로 이루어지도록 되어 있다.
그러나 이러한 종래 영상데이타 신장방법은 신장된 데이타를 FIFO에 저장할때 1필드데이타를 저장할 수 있는 크기 이상의 메모리는 필요치 않으며, 메모리의 판독타이밍(Read timing)과 기록 타이밍(Write timing)이 동기하지 않는 문제점이 있었다.
상기에서 데이타 신장칩의 출력과 디스플레이 시스템의 데이타율이 맞지않으면 제어하기가 어려우며 또한 데이타의 손실이 발생하게 되는 문제점이 있다.
따라서 본 발명의 목적은 압축된 데이타를 60Hz로 제어하고 신장된 영상데이타를 디스플레이 타이밍과 적절한 타이밍을 가지도록 압축된 영상데이타 신장회로를 제공함에 있다.
이러한 본 발명의 목적은 클럭을 발생하는 클럭 발생부와, 데이타 압축/신장부에서 출력된, 신호와 상기 클럭 발생부에서 얻어진 클럭을 래치시켜 출력하는 래치부와, 상기 데이타 압축/신장부 및 래치부에서 얻어진 신호를 동기화시켜 기록가능신호를 제어하는 기록 신호제어부와, D/A부에서 출력된 클럭에 따라 동기신호를 발생하는 동기신호 발생부와, 상기 동기신호 발생부로 부터 얻어진 동기신호에 따라 판독 가능신호를 제어하는 판독신호제어부와, 상기 판독신호/기록신호 제어부의 출력을 인가받아 상기 데이타 압축/신장부에서 출력된 데이타를 상기 D/A부에 인가하는 선입선출부를 구비함으로써 달성되는 것으로 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명 압축된 영상데이타 신장회로 블럭구성도로서, 호스트 컴퓨터와 인터페이스 가능한 인터페이스 회로(1)와, 상기 인터페이스회로(1)로 부터 얻어짐 데이타를 압축/신장시키는 데이타 압축/신장부(2)와, 출력을 발생하는 클럭 발생부(3)와, 상기 데이타 압축/신장부(2)에서 출력된 제어신호를 클럭 발생부(3)로 부터 얻어진 클럭에 동기시켜 출력시키는 래치부(4)와, 상기 데이타 압축/신장부(2) 및 래치부(4)에서 얻어진 신호를 동기화시켜 기록가능신호를 제어하는 기록신호 제어부(5)와, 디지탈/아날로그 변환부(6)에서 출력된 클럭에 따라 동기신호를 발생하는 동기신호 발생부(7)와, 상기 동기 신호 발생부(7)로 부터 얻어진 동기신호에 따라 판독가능신호를 제어하는 판독신호제어부(8)와, 상기 판독/기록신호 제어부(5)(8)의 출력신호를 인가받아 상기 데이타 압축/신장부(2)에서 얻어진 데이타를 기록 및 판독하는 선입/선출부(9)와, 상기 선입선출부(9)에서 얻어진 데이타를 아날로그 신호로 변환하여 출력하는 디지탈/아날로그 변환부(6)로 구성한다.
이와같이 구성한 본 발명 압축된 영상데이타 신장회로의 작용 및 효과를 첨부한 도면 제2도를 참조하여 상세히 설명하면 제1도에 도시한 바와같이 호스트 컴퓨터로 부터 압축된 영상데이타가 32비트 단위로 제2도의 (a)와 같은 수직 동기신호(VSYNS)와 함께 데이타 압축/신장부(2)에 입력된다.
이에따라 데이타 압축/신장부(2)는 선입선출부(9)의 상태(status)를 검출하도록 상태신호를 1/4로 세팅한다.
상기 데이타 압축/신장부(2)로 부터 상태신호가 발생하면 래치부(4)는 클럭 발생부(3)로 부터 얻어진 27/2MHZ클럭에 동기시켜신호를 출력시키게 된다.
여기서 상기 상태신호가 로우일 경우(1/4이상 데이타 압축/신장부에 데이타가 저장되어 있는경우)에는 상기신호를 이용하여 데이타 압축/신장부(2)의 동작은 중지시키도록 한다.
또한 상기 상태신호가 하이일경우 즉, 1/4이하로 데이타 압축/신장부에 데이타가 저장되어 있는 경우에는 래치부(4)에서 출력된신호에 의해 데이타 압축/신장부(2)가 동작하도록 한다.
한편 상기신호가 하이일 경우 기록신호제어부(5)에서 출력된 기록가능신호(WE)는 로우가 되어 선입선출부(9)는 기록을 중지하게 된다.
상기신호는 데이타 압축/신장부(2)내의 메인 클럭에 동기 시켜야 되고 데이타 압축/신장부(2)에서 출력되는신호는 상기신호와 일치시켜 동작하도록 한다.
또한 선입선출부(9)의 판독가능신호(RE)는 D/A부(6)가 원하는 포멧(Format)에 맞추어야 한다.
따라서 D/A부(6)에서 발생된 12.27MHZ클럭을 이용하여 동기신호 발생부(7)는 동기신호를 발생하게 되고 이 동기신호(SYNC)에 따라 Read동작이 이루어지도록 판독신호 제어부(8)는 판독가능신호(RE)를 선입선출부(9)에 입력시키게 된다.
만약, 제2도에 도시한 a도와 같이 필드간의 데이타 변동에 의해서 데이타 압축/신장부(2)에서 발생하는 수직동기신호(VSYNC)에 변동이 발생하면 디스플레이를 위한 D/A부(6)는 60Hz로 번갈아 가면서 데이타를 보내야 한다.
이에따라 데이타율(data rate)에 의한 변동을 완화하기 위해서 데이타 압축/신장부(2)에서 출력되는 데이타(Data)를 수직동기신호(VSYNC)가 발생하기 전까지는 같은 필드에 계속 기록한다.
이때 60Hz로 토글(toggle)되는 리드동작과 제2도의 e,f도와 같이 필드가 겹치는 부분이 발생하지만 선입선출부(9)의 동작에는 문제점이 발생치 않게 되는 것이다.
이상에서 상세히 설명한 바와같이 본 발명은 신장 데이타를 디스플레이 하기 위하여 D/A부 전단에 선입선출부로 영상데이타를 버퍼링하였다.
이로써 신장데이타의 필드간 반동에 의해서 발생되는 판독의 토글 타이밍을 선입선출부의 기록신호를 적절히 제어함으로써 보상하게 되는 효과가 있다.
또한 압축된 영상 데이타를 데이타 압축/신장부에 보낼때 60Hz단위로 제어하여 데이타 압축/신장부의 상태만으로 신장동작을 멈출 수 있도록 간단한 로직(LOgic)으로 가능한 효과가 있다.
Claims (1)
- 인터페이스 회로로 부터 얻어진 데이타를 압축/신장하는 데이타 압축/신장수단과, 일정한 주기의 클럭을 발생하는 클럭발생수단과, 상기 데이타 압축/신장수단에서 출력된 신호를 상기 클럭 발생수단에서 얻어진 클럭에 동기시켜 제어신호를 발생하는 래치 수단과, 상기 래치수단 및 데이타 압축/신장수단에서 얻어진 신호에 따라 기록가능신호를 제어하는 기록신호 제어수단과, 입력되는 디지탈 신호를 아날로그 신호로 변환하여 출력하는 디지탈/아날로그 변환수단과, 상기 디지탈/아날로그 변환수단에서 출력된 클럭에 따라 동기신호를 발생하는 동기신호 발생수단과, 상기 동기신호 발생수단으로 부터 얻어진 동기 신호에 따라 판독가능 신호를 제어하는 판독신호 제어수단과, 상기 판독신호 제어수단 및 기록신호 제어수단에서 출력된 신호를 인가받아 상기 데이타 압축/신장수단에서 얻어진 데이타를 기록 및 판독하고 상기 기록된 데이타를 상기 디지탈/아날로그 변환수단에 인가하는 선입선출수단을 포함하여 된 것을 특징으로한 압축된 영상데이타 신장회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930002792A KR960003451B1 (ko) | 1993-02-26 | 1993-02-26 | 압축된 영상데이타 신장회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930002792A KR960003451B1 (ko) | 1993-02-26 | 1993-02-26 | 압축된 영상데이타 신장회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940020683A KR940020683A (ko) | 1994-09-16 |
KR960003451B1 true KR960003451B1 (ko) | 1996-03-13 |
Family
ID=19351333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930002792A KR960003451B1 (ko) | 1993-02-26 | 1993-02-26 | 압축된 영상데이타 신장회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960003451B1 (ko) |
-
1993
- 1993-02-26 KR KR1019930002792A patent/KR960003451B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940020683A (ko) | 1994-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6049769A (en) | Synchronizing digital audio to digital video | |
JP3326669B2 (ja) | データ再生装置 | |
JPH10511513A (ja) | Mpeg再生システムにおいてオーディオとビデオを同期するための方法及び装置 | |
JPH10511238A (ja) | 再生システムのための同期方法及び装置 | |
US6529988B1 (en) | Method and apparatus for compression of universal serial bus data transmission | |
KR0178766B1 (ko) | 압축되지 않은 디지탈데이타의 전송기능을 갖는 디지탈 인터페이스 장치 | |
GB2291555A (en) | Video synchronising system | |
KR940005134A (ko) | 고화질 텔레비젼의 픽쳐인픽쳐방법 및 장치 | |
US5784120A (en) | Video decoder adapted to compensate for time variations between successive horizontal/vertical synchronization pulses | |
US6578093B1 (en) | System for loading a saved write pointer into a read pointer of a storage at desired synchronization points within a horizontal video line for synchronizing data | |
KR960003451B1 (ko) | 압축된 영상데이타 신장회로 | |
JP3087635B2 (ja) | 画像同期制御表示装置 | |
JP4781688B2 (ja) | 映像信号伝送方法及び映像信号伝送装置 | |
JPH09163182A (ja) | フレーム同期方式 | |
US5689436A (en) | Apparatus for compressing and decompressing video signal | |
JP3013826B2 (ja) | デジタルデータ転送制御回路 | |
KR950014474B1 (ko) | 비데오 동화상 압축회로 | |
JPH0832930A (ja) | 圧縮解除されたビデオデータとオーディオデータとの双方又はいずれか一方を再生する装置 | |
US6154202A (en) | Image output apparatus and image decoder | |
JP3116988B2 (ja) | 画像信号圧縮処理回路 | |
JP2007300365A (ja) | 映像信号変換装置 | |
JP2986474B2 (ja) | 画像情報表示装置 | |
JP3564714B2 (ja) | 映像記録再生装置 | |
CA2060360A1 (en) | Synchronizer and synchronizing method | |
JPH0359696A (ja) | 画像信号の合成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091230 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |