KR960002833B1 - Matching device between protocol tester and subhighway - Google Patents
Matching device between protocol tester and subhighway Download PDFInfo
- Publication number
- KR960002833B1 KR960002833B1 KR1019930005410A KR930005410A KR960002833B1 KR 960002833 B1 KR960002833 B1 KR 960002833B1 KR 1019930005410 A KR1019930005410 A KR 1019930005410A KR 930005410 A KR930005410 A KR 930005410A KR 960002833 B1 KR960002833 B1 KR 960002833B1
- Authority
- KR
- South Korea
- Prior art keywords
- subhighway
- time slot
- data
- timeslot
- protocol tester
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
Description
제1도는 본 발명의 전체 구성도.1 is an overall configuration diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,2 : 프로토콜 시험기 정합부 3 : RS232C 변환부1,2: protocol tester matching unit 3: RS232C conversion unit
4 : 변환 모드부 5,8 : 타임슬롯 지정부4: Conversion mode part 5, 8: Time slot designation part
6 : 타임슬롯 변환부 7 : 서브하이웨이 정합부6: Time slot converter 7: Sub highway matching unit
본 발명은 전전자 교환기에 있어서, 타임슬롯을 통하여 수행되는 각종 프로토콜을 모니터하거나 시뮬레이션하는 프로토콜 시험기를 서브하이웨이에 정합시켜 주는 프로토콜 시험기와 서브하이웨이 간의 정합장치에 관한 것이다.The present invention relates to a matching device between a protocol tester and a subhighway for matching a protocol tester for monitoring or simulating various protocols performed through a time slot in an all-electronic exchanger.
일반적으로, 전전자 교환기의 다수개의 서브하이웨이에는 각종 프로토콜이 수행되어지는데, 이러한 프로토콜은 타임슬롯을 통하여 수행된다. 상기 프로토콜이 제대로 수행되어지는가를 시험하는 것은 전전자 교환기의 유지보수면에서 중요하고, 이에 따라 프로토콜 시험기를 사용한 프로토콜의 시뮬레이션을 매개하는 매개장치, 즉 전전자 교환기의 서브하이웨이와 프로토콜 시험기를 정합시켜 주는 장치가 필요하게 된다.In general, a number of protocols are performed on a plurality of subhighways of an electronic switchboard, which are performed through timeslots. Testing whether the protocol is performed properly is important in terms of maintenance of the electronic switchboard, and thus matching the subtester of the electronic switchboard and the protocol tester by mediating the simulation of the protocol using the protocol tester. Giving device is necessary.
따라서, 본 발명의 목적은 전전자 교환기에서 수행되는 각종 프로토콜을 모니터하거나 시뮬레이션 할 경우, 프로토콜 시험기와 전전자 교환기의 서브하이웨이를 정합시켜 주는 정합장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a matching device for matching the subhighway of the protocol tester and the electro-electronic exchange when monitoring or simulating various protocols performed in the electro-electronic exchange.
상기 목적을 달성하기 위하여 본 발명은, 전전자 교환기의 서브하이웨이로부터의 송수신 데이타의 수신을 통해 서브하이웨이를 선택하고, 프레임 동기신호와 클럭신호를 전달받아 TTL 레벨로 변환하여 전달하는 서브하이웨이 정합수단과, 타임슬롯 지정데이타를 출력하는 제1 및 제2타임슬롯 지정수단과, 상기 서브하이웨이 정합수단과 제1 및 제2타임슬롯 지정수단의 출력을 입력받아 지정된 타임슬롯의 데이타를 출력하는 타임슬롯 변환수단과, 상기 타임슬롯 변환수단의 출력중 수신 데이타는 입력받아 시뮬레이션 기능과 모니터링 기능중 하나를 선택하는 변환모드수단과, 상기 타임슬롯 변환수단과 상기 변환모드수단의 출력을 RS23C 방식의 데이타로 변환하여 전달하는 RS232C 변환수단과, 상기 RS232C 변환수단의 출력을 프로토콜 시험기로 연결시켜 주는 제1 및 제2프로토콜 시험기 정합수단을 구비한다.In order to achieve the above object, the present invention, the sub-highway matching means for selecting the sub-highway through the reception of the transmission and reception data from the sub-highway of the electronic switchboard, receiving the frame synchronization signal and the clock signal to convert to the TTL level And a first time slot specifying means for outputting time slot designation data, and a time slot for receiving data from the subhighway matching means and the first time slot designation means and outputting data of a designated time slot. Conversion mode means; a conversion mode means for receiving the received data from the output of the timeslot conversion means and selecting one of a simulation function and a monitoring function; and outputting the timeslot conversion means and the conversion mode means as RS23C data. RS232C conversion means for converting and transmitting the output, and the output of the RS232C conversion means connected to the protocol tester The note has first and second protocol tester matching means.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
제1도는 본 발명에 따른 프로토콜 시험기와 서브하이웨이 간의 정합장치의 구성도로서, 블록 (1) 및 (2)는 프로토콜 시험기 정합부, (3)은 RS232C 변환부, (4)는 변환모드부, (5) 및 (8)은 타임슬롯 지정부, (6)은 타임슬롯 변환부, (7)은 서브하이웨이 정합부를 각각 나타낸다. 그리고, CLK는 클럭, TXD는 송신 데이타, RXD는 수신 데이타, FS는 프레임 동기신호를 나타낸다.1 is a block diagram of a matching device between a protocol tester and a subhighway according to the present invention, blocks (1) and (2) are protocol tester matching units, (3) RS232C conversion unit, (4) conversion mode unit, (5) and (8) denote timeslot designators, (6) denote timeslot converters, and (7) denote subhighway matching portions. CLK is clock, TXD is transmission data, RXD is reception data, and FS is frame synchronization signal.
제1도에 도시한 바와 같이, 본 발명은 전전자 교환기의 서브하이웨이로부터의 송 ·수신 데이타(TXD(+),TXD(-),RXD(+),RXD(-))의 신호를 입력받아 서브하이웨이를 선택하고, 프레임 동기신호(FS(+),RS(-))의 클럭신호(CLK(+),CLK(-))를 RS422 또는 RS485 방식으로 전달받아 TTL 레벨의 신호(TD,RD,FS,CLK)로 변환하여 전달하는 서브하이웨이 정합부(7)와, 타임슬롯 지정 데이타인 지정된 5비트의 병렬데이타(D5)를 출력하는 제1 및 제2타임슬롯 지정부(5,8)와 상기 서브하이웨이 정합부(7)의 출력을 입력받고, 상기 제1 및 제2타임슬롯 지정부(5,8)의 출력을 입력받아 해당 타임슬롯의 데이타를 출력하는 타임슬롯 변환부(6)와, 상기 타임슬롯 변환부(6)에서 출력하는 수신 데이타(RXD7,RXD8)만을 입력받아 시뮬레이션 기능과 모니터링 기능중 하나를 선택하여 출력하는 변환모드부(4)와, 상기 타임슬롯 변환부(6)와 변환모드부(4)의 출력을 입력받아 TTL 레벨의 신호를 RS23C 방식의 신호로 변환하여 출력하는 RS232C 변환부(3)와, 상기 RS232C 변환부(3)의 출력을 프로토콜 시험기로 연결시켜 주는 제1 및 제2프로토콜 시험기 정합부(1,2)를 포함한다.As shown in FIG. 1, the present invention receives signals of TX / RX data (TXD (+), TXD (-), RXD (+), RXD (-)) from the subhighway of an electronic switching system. The subhighway is selected, and the clock signals CLK (+) and CLK (-) of the frame synchronizing signals FS (+) and RS (-) are transmitted in the RS422 or RS485 method to obtain the TTL level signals (TD and RD). Sub-highway matching section 7 for converting and forwarding to FS, CLK), and first and second time slot designating sections 5, 8 for outputting the designated 5-bit parallel data D5 as time slot designating data. And a timeslot converter 6 for receiving the output of the subhighway matching unit 7 and receiving the outputs of the first and second timeslot designators 5 and 8 and outputting data of the corresponding timeslot. A conversion mode unit 4 which receives only the received data RXD7 and RXD8 output from the timeslot converter 6 and selects and outputs one of a simulation function and a monitoring function; An RS232C converter (3) for receiving the output of the timeslot converter (6) and the conversion mode unit (4) and converting the TTL level signal into an RS23C signal and outputting the RS232C converter (3) It includes a first and second protocol tester matching unit (1, 2) for connecting to a protocol tester.
상기와 같이 구성되는 본 발명의 일련의 동작을 살펴보면, 프로토콜 시험기를 사용하여 전전자 교환기의 타임스위치 이전의 서브하이웨이상에서 수행되는 각종 프로토콜을 모니터하거나 시뮬레이션하고자 할때 시험하고자 하는 서브하이웨이를 선택하여 송·수신 데이타와 프레임 동기신호, 그리고 클럭주파수를 계수하여 모니터링하거나 시뮬레이션하고자 하는 타임슬롯을 선택하여 데이타를 추출하고 추출한 데이타의 전기적 신호를 RS422 방식이나 RS485 방식에서 RS232C 방식으로 변환하여 프로토콜 시험기로 최종적으로 전달하는 것이다.Looking at a series of operations of the present invention configured as described above, when using a protocol tester to monitor or simulate various protocols performed on the subhighway before the time switch of the electronic switchboard, the subhighway to be tested is selected and sent. · Receive data, frame sync signal, and clock frequency by counting and selecting time slots to be monitored or simulated. Extract data and convert electrical signal of extracted data from RS422 method or RS485 method to RS232C method. To convey.
여기서, 상기 각 기능부의 전원은 전전자 교환기로부터 제공받으며, 제1 및 제2타임슬롯 지정부(5,8)의 출력데이타의 내용은 사용자가 설정한 타임슬롯을 지정하는 내용을 갖는다.Here, the power of each functional unit is provided from the electronic switchboard, and the contents of the output data of the first and second timeslot designators 5 and 8 have contents of designating a timeslot set by the user.
따라서, 상기와 같이 구성되어 동작하는 본 발명은, 전전자 교환기에서 수행되는 프로토콜의 효과적인 모니터 및 시뮬레이션을 수행하게 하는 효과가 있다.Therefore, the present invention configured and operated as described above has the effect of performing effective monitoring and simulation of the protocol performed in the electronic switchboard.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930005410A KR960002833B1 (en) | 1993-03-31 | 1993-03-31 | Matching device between protocol tester and subhighway |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930005410A KR960002833B1 (en) | 1993-03-31 | 1993-03-31 | Matching device between protocol tester and subhighway |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940023286A KR940023286A (en) | 1994-10-22 |
KR960002833B1 true KR960002833B1 (en) | 1996-02-26 |
Family
ID=19353310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930005410A KR960002833B1 (en) | 1993-03-31 | 1993-03-31 | Matching device between protocol tester and subhighway |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960002833B1 (en) |
-
1993
- 1993-03-31 KR KR1019930005410A patent/KR960002833B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940023286A (en) | 1994-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3512948B2 (en) | Communication measuring instrument | |
KR960002833B1 (en) | Matching device between protocol tester and subhighway | |
CA1146669A (en) | Simulator for bit and byte synchronized data network | |
KR930006897B1 (en) | Signal status analysis device | |
JP2689508B2 (en) | Multiple information transmission processor for digital protection relay system | |
KR0145926B1 (en) | Apparatus for extracting the monitoring data of packet link in the full electronic switching system between keyphones | |
KR100208930B1 (en) | Signal data link metching device of common signal device | |
KR960027705A (en) | Protocol Analyzer Matching Device | |
KR960002845B1 (en) | Data transmission circuit via subhighway | |
JP2570936B2 (en) | Digital data transfer device | |
CA1090929A (en) | Apparatus working with pulse code modulation or similar digitizing techniques and according to time division multiplexing principles for processing information from a number of telephone channels | |
KR960010876B1 (en) | Data translation parallel interface apparatus | |
KR100246173B1 (en) | Apparatus of measuring bit error rate in exchange | |
JP2762749B2 (en) | Digital multiplex communication system with loopback test circuit. | |
JPS6024750A (en) | Multiple signal transmitter | |
KR100342134B1 (en) | Pcm transmission device | |
KR960028607A (en) | Signal generator for off-line testing of the seventh module (No.7 module) in code division multiple access switch and its method | |
JPS58213553A (en) | Method for transferring alarm information | |
JPH1022982A (en) | Transmission quality confirmation system | |
KR930015413A (en) | ISDN Primary Group Speed Multiplexer | |
JPH05268187A (en) | Subscriber system transmitter | |
JPH1041929A (en) | Ping-pong transmitter | |
KR970078338A (en) | Synchronous devices of electronic switchboards | |
JPH0951317A (en) | Loop back test method | |
KR950035479A (en) | 4-wire voice signal circuit tester |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |