KR100208930B1 - Signal data link metching device of common signal device - Google Patents
Signal data link metching device of common signal device Download PDFInfo
- Publication number
- KR100208930B1 KR100208930B1 KR1019960015479A KR19960015479A KR100208930B1 KR 100208930 B1 KR100208930 B1 KR 100208930B1 KR 1019960015479 A KR1019960015479 A KR 1019960015479A KR 19960015479 A KR19960015479 A KR 19960015479A KR 100208930 B1 KR100208930 B1 KR 100208930B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal data
- data link
- signal
- matching circuit
- test equipment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M7/00—Arrangements for interconnection between switching centres
- H04M7/06—Arrangements for interconnection between switching centres using auxiliary connections for control or supervision, e.g. where the auxiliary connection is a signalling system number 7 link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
- H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
- H04M3/32—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54575—Software application
- H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2203/00—Aspects of automatic or semi-automatic exchanges
- H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
공통선 신호장치의 신호데이터링크 정합 장치.Signal data link matching device of common line signaling device.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
종래에는 공통선 신호장치에서 신호단말은 타임스위치 모듈과 정합하여 64Kbps 신호데이터를 송, 수신하도록 한다. 신호단말은 신호링크 기능을 수행하는 하드웨어로 상위로는 직렬버스를 이용하여 중재 방식에 의한 레벨 3 기능과 정합되며, 하위로는 64 Kbps의 물리적인 접속을 하도록 한다. 타임스위치와의 정합은 클럭, 동기신호 및 송, 수신데이터로 구성된다. 따라서 신호단말에서 레벨 2 프로토콜 기능을 처리한 다음 다수의 신호단말은 속도변환을 하여 서브 하이웨이 상의 각 채널에 64Kbps로 송, 수신되도록 한다. 신호데이터 링크에는 두 가지 방법이 있다. 현재 구현되어 있는 방법은 디지털 링크로서 타임스위치모듈, 공간 스위치모듈 및 중계선 모듈을 통해 64Kbps로 신호데이터를 송, 수신하는 방법을 가지고 있다. 또한 시스템 구성시 프로토콜 검증을 위해 신호단말에 시험장비를 접속하여 검증할 수 있는 부분이 구성되어 있지 않다. 즉, 종래에는 64Kbps의 신호데이터 링크 정합만이 가능하였으며, 공통선 신호장치 자체의 문제점을 찾기 위하여 프로토콜 시험 장비와의 접속이 가능하게 할 수 있는 부분이 없었다.Conventionally, in a common line signal device, a signal terminal is matched with a time switch module to transmit and receive 64 Kbps signal data. The signal terminal is hardware that performs the signal link function. The signal terminal is matched with the level 3 function by the arbitration method using the serial bus at the upper level and the physical connection of 64 Kbps at the lower level. Matching with the time switch consists of a clock, a synchronization signal, and transmission and reception data. Therefore, after processing the level 2 protocol function at the signal terminal, many signal terminals convert the speed so that each channel on the sub highway can be transmitted and received at 64 Kbps. There are two methods of signal data link. The currently implemented method has a method of transmitting and receiving signal data at 64 Kbps through a time switch module, a space switch module, and a relay line module as a digital link. In addition, there is no part that can be verified by connecting test equipment to the signal terminal for protocol verification when configuring the system. That is, only 64Kbps signal data link matching was possible in the past, and there was no part that could be connected to protocol test equipment in order to find a problem with the common line signaling device itself.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
산호단말에서 아날로그신호 데이터 링크의 정합회로를 구현하여 아날로그신호 데이터 링크 접속을 가능하게 하는 회로와, 디지털 신호 데이터 링크와 아날로그신호 데이터 링크를 동시에 수용할 수 있게 하는 선택부와, 신호데이터 송수신부와, 디지털신호 데이터 링크와 아날로그신호 데이터 링크 구성시 실제 송수신하는 데이터를 출력하고 분석하는 시험장비 정합회로로 구성되는 신호데이터 링크 정합장치.A circuit for enabling analog signal data link connection by implementing an analog signal data link matching circuit in a coral terminal, a selector for accommodating a digital signal data link and an analog signal data link at the same time, a signal data transmission and reception unit, And a signal data link matching device comprising a test equipment matching circuit for outputting and analyzing data actually transmitted and received when the digital signal data link and the analog signal data link are configured.
4. 발명의 중요한 용도4. Important uses of the invention
공통선 신호장치.Common line signaling device.
Description
제1도는 본 발명의 일 실시예에 따른 신호단말그룹장치의 블록 구성을 도시한 도면.1 is a block diagram of a signal terminal group device according to an embodiment of the present invention.
제2도는 본 발명의 일 실시예에 따른 신호단말장치의 블록 구성을 도시한 도면.2 is a block diagram of a signal terminal device according to an embodiment of the present invention.
제3도는 본 발명의 일 실시예에 따른 레벨정합장치의 블록 구성을 도시한 도면.3 is a block diagram of a level matching device according to an embodiment of the present invention.
본 발명은 공통선 신호장치에 관한 것으로, 특히 공통선 신호장치의 신호링크기능을 수행하는 신호단말에서 디지털신호 데이터 링크정합과 아날로그신호 데이터 링크정합 및 프로토콜 시험장비와의 접속을 가능하게 하는 링크정합장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a common line signal device, and in particular, a link match that enables connection of digital signal data link matching, analog signal data link matching, and protocol test equipment in a signal terminal performing the signal link function of the common line signal device. Relates to a device.
일반적으로 공통선 신호장치라 함은 교환기 사이의 신호를 ITU-T에 권고된 방식대로 데이터를 송신 및 수신하는 장치로서 계층별로 구성된 장치를 말한다.In general, the common line signaling device refers to a device configured for each layer as a device for transmitting and receiving data in a manner recommended in the ITU-T.
한편, 상기 공통선 신호장치는 계층에 따라 레벨 4,3,2,1로 나누어지며, 상기 레벨 4는 사용자부이다. 또한, 상기 레벨 3은 신호망 관리기능 및 신호메시지처리기능을 수행하며, 상기 레벨 2는 신호링크기능을 수행한다. 상기 레벨 1은 물리 계층으로 전기적 및 물리적인 접속을 가능하게 하는 계층이다. 상기 공통선 신호장치의 모듈은 교환기 내에 존재하여 구성상 특정한 모듈에 집중화 시켜 구성하도록 한다.Meanwhile, the common line signal device is divided into levels 4, 3, 2, and 1 according to a hierarchy, and the level 4 is a user unit. In addition, the level 3 performs a signal network management function and a signal message processing function, and the level 2 performs a signal link function. Level 1 is a layer that enables electrical and physical connection to the physical layer. The module of the common line signaling device is present in the switch to centralize and configure the specific module.
종래에는 공통선 신호장치에서 신호단말은 타임스위치 모듈과 정합하여 64Kbps 신호데이터를 송, 수신하도록 하였다. 상기 신호단말은 신호링크 기능을 수행하는 하드웨어로 상위로는 직렬버스를 이용하여 중재방식에 의한 레벨 3 기능과 정합되며, 하위로는 64Kbps의 물리적인 접속을 하도록 한다. 타임스위치와의 정합은 클릭, 동기신호 및 송, 수신데이터로 구성된다.Conventionally, in the common line signal device, a signal terminal is matched with a time switch module to transmit and receive 64 Kbps signal data. The signal terminal is a hardware that performs a signal link function, and the upper level is matched with the level 3 function by the arbitration method using a serial bus, and the lower level allows physical connection of 64 Kbps. Matching with the time switch consists of a click, a synchronization signal, and transmission and reception data.
따라서 신호단말에서 레벨 2 프로토콜 기능을 처리한 다음 다수의 신호단말은 속도변환을 하여 서브 하이웨이 상의 각 채널에 64Kbps로 데이터를 송, 수신되도록 하였다.Therefore, after processing the level 2 protocol function in the signal terminal, many signal terminals were speed-converted to transmit and receive data at 64 Kbps for each channel on the sub highway.
한편, 상기 데이터를 송, 수신하기 위한 신호데이터 링크에는 두 가지 방법이 있으나 현재 구현되고 있는 방법은 디지털 링크이다. 상기 디지털 링크는 타임스위치모듈, 공간스위치모듈 및 중계선 모듈을 통해 64Kbps로 신호데이터를 송, 수신하는 방법을 가지고 있다. 하지만, 종래에는 시스템 구성시 프로토콜 검증을 위해 신호단말에 시험장비를 접속하여 검증할 수 있는 부분이 구성되어 있지 않다. 즉, 종래에는 64Kbps의 신호데이터 링크 정합만이 가능하였으며, 공통선 신호장치 자체의 문제점을 찾기 위하여 프로토콜 시험장비와의 접속이 가능하게 할 수 있는 부분이 없다는 문제점이 있었다.On the other hand, there are two methods for signal data link for transmitting and receiving the data, but the currently implemented method is a digital link. The digital link has a method of transmitting and receiving signal data at 64 Kbps through a time switch module, a space switch module, and a relay line module. However, in the prior art, a part that can be verified by connecting test equipment to a signal terminal for protocol verification when configuring a system is not configured. That is, in the prior art, only 64Kbps signal data link matching was possible, and there was a problem in that there was no part to enable connection with protocol test equipment in order to find a problem of the common line signaling device itself.
따라서 본 발명의 목적은 디지털신호 데이터 링크 정합과 모뎀을 통한 아날로그신호 데이터 접속 뿐 아니라 시험장비와의 정합을 가능하게 하는 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus that enables digital signal data link matching and analog signal data connection through a modem, as well as matching with test equipment.
본 발명의 다른 목적은 프로토콜 시험장비를 접속하여 송, 수신되는 데이터를 모니터링하고 필요시 시뮬레이터와도 접속하여 검증을 행하는 인터페이스부를 구비한 장치를 제공함에 있다.Another object of the present invention is to provide a device having an interface unit for connecting to a protocol test equipment to monitor the data transmitted and received and, if necessary, also connected to the simulator to perform verification.
이하 본 발명의 바람직한 실시예에 따라 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings in accordance with a preferred embodiment of the present invention will be described in detail.
본 발명의 일 실시예에 따른 신호단말 그룹장치의 블록 구성은 제1도에 도시된 바와 같다.The block configuration of the signal terminal group apparatus according to the embodiment of the present invention is as shown in FIG.
상기 제1도를 참조하여 본 발명의 일 실시예에 따른 신호단말 그룹장치의 구성을 설명하면, 신호단말장치(11)는 신호링크기능을 수행하는 하드웨어장치로서, 다수 개로 구성된다. 상기 신호단말장치(11)는 신호단말 제어부(12)와 레벨 정합부(13)로 나누어진다. 상기 신호단말장치(11)는 신호단말버스(14)를 통해 상위 레벨과 데이터를 송, 수신하며, 또한 상기 신호단말버스(14)를 통해 신호메시지 처리장치(15)와 연결된다. 또한 상기 신호단말장치(11)는 타 교환기와 정합하기 위하여 레벨 1정합부(13)에서 서브하이웨이(16)를 통하여 타임스위치(17)와 연결된다.Referring to FIG. 1, a configuration of a signal terminal group device according to an embodiment of the present invention will be described. The signal terminal device 11 is a hardware device that performs a signal link function and includes a plurality of signal terminal devices. The signal terminal device 11 is divided into a signal terminal control unit 12 and a level matching unit 13. The signal terminal device 11 transmits and receives a higher level and data through the signal terminal bus 14, and is also connected to the signal message processing device 15 through the signal terminal bus 14. In addition, the signal terminal device 11 is connected to the time switch 17 through the subhighway 16 in the level 1 matching unit 13 to match with the other exchange.
본 발명의 일 실시예에 따른 신호단말장치(11)의 상세 블록 구성은 제2도에 도시된 바와 같다.The detailed block configuration of the signal terminal device 11 according to an embodiment of the present invention is as shown in FIG.
상기 제2도를 참조하여 설명하면, 상기 신호단말장치(11)는 신호단말 버스정합부(20), 신호프로토콜 처리부(21) 및 레벨 1 정합부(22)로 구성되며, 외부장치로는 타임스위치(23), 모뎀(24) 및 프로토콜 시험장비(25)가 있다.Referring to FIG. 2, the signal terminal device 11 includes a signal terminal bus matching unit 20, a signal protocol processing unit 21, and a level 1 matching unit 22. Location 23, modem 24, and protocol testing equipment 25.
본 발명은 일 실시예에 따른 레벨 1 정합부(22)의 상세 블록 구성은 제3도에 도시된 바와 같다.The detailed block configuration of the level 1 matching unit 22 according to an embodiment of the present invention is as shown in FIG. 3.
상기 제3도를 참조하여 설명하면, 신호데이터송수신부(30)는 신호 프로토콜처리부(21)와 프레임 단위의 신호데이터를 송신 및 수신하는 부분으로, 레벨 2 프로토콜을 처리할 수 있도록 한다. 선택부(31)는 디지털신호 데이터링크 정합회로(32), 아날로그신호 데이터링크 정합회로(33) 및 시험장비 정합회로(34)를 상호 연결하여, 프로그램에 의한 제어 및 매뉴얼 제어에 의하여 선택적 적용할 수 있도록 로직으로 구성하였다. 또한, 온-라인 상태에서 송, 수신되는 신호데이터를 프로토콜 시험장비(25)를 사용하여 모니터링하고, 초기단계에서 프로토콜 검증을 위한 상기 프로토콜 시험장비(25)와의 정합을 가능하게 하는 로직으로 구성하였다. 디지털신호 데이터링크 정합회로(32)는 타임스위치 모듈(23)과 정합하여 64Kbps속도의 신호데이터를 송, 수신하도록 한다. 아날로그신호 데이터링크 정합회로(33)는 모뎀(24)를 통하여 4.8Kbps의 속도로 전용선 또는 공중망을 통하여 신호데이터를 송, 수신하도록 한다. 시험장비 정합회로(34)는 상기 선택부(31)를 통하여 신호링크로 송, 수신되는 신호를 추출하여 분석하고 시뮬레이션 할 수 있는 프로토콜 시험장비(25)와 정합할 수 있는 회로로 구성된다.Referring to FIG. 3, the signal data transmitter / receiver 30 is a part for transmitting and receiving signal data in a frame unit with the signal protocol processor 21, so that the level 2 protocol can be processed. The selector 31 interconnects the digital signal data link matching circuit 32, the analog signal data link matching circuit 33, and the test equipment matching circuit 34 to selectively apply the control by the program and the manual control. It is configured with logic so that. In addition, the signal data transmitted and received in the on-line state is monitored using the protocol test equipment 25, and configured as logic to enable matching with the protocol test equipment 25 for protocol verification at an early stage. . The digital signal data link matching circuit 32 matches with the time switch module 23 to transmit and receive signal data of 64 Kbps. The analog signal data link matching circuit 33 transmits and receives signal data through a dedicated line or a public network at a speed of 4.8 Kbps through the modem 24. The test equipment matching circuit 34 is composed of a circuit that can be matched with a protocol test equipment 25 that can extract, analyze and simulate a signal transmitted and received through a signal link through the selector 31.
이하 상기한 구성을 참조하여 본 발명의 일 실시예에 따른 동작을 상세히 설명하면 다음과 같다.Hereinafter, an operation according to an embodiment of the present invention will be described in detail with reference to the above configuration.
먼저 데이터 송신시의 동작을 보면, 신호 프로토콜 처리부(21)로부터 프레임단위의 데이터가 신호 데이터 송수신부(30)로 제공된다. 이에 따라 선택부(31)는 상기 신호 테이터 송수신부(30)로부터 제공되는 데이터를 프로그램에 의한 제어 및 매뉴얼 제어에 의하여 디지털신호 데이터 링크정합회로(32), 아날로그신호 데이터 링크정합회로(33) 및 시험장비정합회로(34)에 동시에 접속이 가능하게 한다. 따라서, 상기 디지털신호 데이터 링크정합회로(32)로 제공된 데이터는 디지털 데이터로 변환되어 타임스위치(23)로 제공되어 64Kbps의 속도로 전송된다. 상기 선택부(31)로부터 상기 아날로그신호 데이터 링크정합회로(33)로 제공된 데이터는 모뎀(24)을 통해 4.8Kbps의 속도로 전송되며, 상기 시험장비 정합회로(34)로 제공된 데이터는 프로토클 시험장비(25)로 제공되어 시뮬레이션에 의한 분석이 이루어진다.First, in operation at the time of data transmission, the data in the unit of frame is provided from the signal protocol processing unit 21 to the signal data transmission / reception unit 30. Accordingly, the selector 31 controls the digital signal data link matching circuit 32, the analog signal data link matching circuit 33, and the data provided from the signal data transmission / reception unit 30 by program control and manual control. It is possible to simultaneously connect to the test equipment matching circuit 34. Therefore, the data provided to the digital signal data link matching circuit 32 is converted into digital data and provided to the time switch 23 to be transmitted at a speed of 64 Kbps. The data provided from the selector 31 to the analog signal data link matching circuit 33 is transmitted at a speed of 4.8 Kbps through the modem 24, and the data provided to the test equipment matching circuit 34 is subjected to a prototype test. It is provided to the equipment 25 and the analysis by simulation is performed.
다음으로 데이터 수신시의 동작을 보면, 타임스위치(23)를 통해 수신되는 디지털 데이터와 모뎀(24)를 통해 수신되는 아날로그 데이터는 각각 디지털신호 데이터 링크정합회로(32)와 아날로그신호 데이터 링크정합회로(33)로 제공된다.Next, when the data is received, the digital data received through the time switch 23 and the analog data received through the modem 24 are respectively digital signal data link matching circuit 32 and analog signal data link matching circuit. Provided at 33.
상기 디지털신호 데이터 링크정합회로(32), 아나로그신호 데이터 링크정합회로(33)를 통해 제공되는 데이터는 선택부(31)로 제공된다. 한편, 상기 선택부(31)는 프로그램에 의한 제어 및 매뉴얼 제어에 의하여 상기 디지털신호 데이터 링크정합회로(32), 아날로그신호 데이터 링크정합회로(33)를 통해 제공받는 데이터를 시험장비정합회로(34) 또는 신호데이터송수신부(30)에 선택적으로 제공한다.The data provided through the digital signal data link matching circuit 32 and the analog signal data link matching circuit 33 is provided to the selector 31. On the other hand, the selector 31 is a test equipment matching circuit 34 to receive the data provided through the digital signal data link matching circuit 32, the analog signal data link matching circuit 33 by a program control and manual control. Or to the signal data transmitter / receiver 30 selectively.
상기 선택부(31)로부터 수신 데이터를 제공받은 시험장비정합회로(34)는 이를 프로토콜 시험장비(25)로 제공하여 수신데이터에 대한 시뮬레이션을 행한다. 한편, 상기 선택부(31)로부터 수신 데이터를 제공받은 신호데이터송수신부(30)는 신호 프로토콜 처리부(21)로 제공받은 수신 데이터의 처리가 행하여지도록 한다. 상술한 바와 같이 본 발명은 신호 데이터 링크 정합방법에 따라 디지털신호 및 아날로그신호 두 가지 형태가 모두 가능하고, 이때 시험장비를 연결시켜 실제 송, 수신되는 데이터를 추출 및 분석할 수 있는 기능을 가지고 있다. 상기 신호 데이터 링크 정합방법은 매뉴얼 스위치 또는 프로그램 제어에 의하여 선택할 수 있다. 상술한 바와 같이 본 발명에 따른 공통선 신호장치는 디지털신호 데이터 링크 정합방법을 사용하여 타임스위치, 공간스위치 및 중계선을 통하여 대국과 정합하도록 하며, 특수한 경우에는 모뎀을 사용한 전용선으로 정합할 수 있는 기능을 가지고 있다. 따라서, 상기 기능은 신호단말장치에서 구현되는 공통선 신호장치에서 레벨정합회로만 공통적으로 사용하는 효과가 있으며, 선택부에서만 각 기능을 선택하도록 하여 기타 부분에 대한 변형이 없이도 시험장치의 사용이 가능하도록 하였다.The test equipment matching circuit 34 receiving the received data from the selector 31 provides the protocol test equipment 25 to perform simulation of the received data. On the other hand, the signal data transmitter / receiver 30 receiving the received data from the selector 31 causes the received data received by the signal protocol processor 21 to be processed. As described above, the present invention is capable of both digital and analog signals according to the signal data link matching method, and has a function of extracting and analyzing data actually transmitted and received by connecting test equipment. . The signal data link matching method may be selected by manual switch or program control. As described above, the common line signal device according to the present invention uses a digital signal data link matching method to match with a power station through a time switch, a space switch, and a relay line. Have Therefore, the above function has the effect of using only the level matching circuit in common in the common line signal device implemented in the signal terminal device, and it is possible to use the test device without modifying other parts by selecting each function only in the selection unit. It was made.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015479A KR100208930B1 (en) | 1996-05-10 | 1996-05-10 | Signal data link metching device of common signal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015479A KR100208930B1 (en) | 1996-05-10 | 1996-05-10 | Signal data link metching device of common signal device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970078360A KR970078360A (en) | 1997-12-12 |
| KR100208930B1 true KR100208930B1 (en) | 1999-07-15 |
Family
ID=19458337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015479A KR100208930B1 (en) | 1996-05-10 | 1996-05-10 | Signal data link metching device of common signal device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100208930B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600948B1 (en) * | 1999-12-08 | 2006-07-13 | 주식회사 케이티 | Digital subscriber's test method using analog subscriber's test equipment and switching resource |
-
1996
- 1996-05-10 KR KR1019960015479A patent/KR100208930B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970078360A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1313717C (en) | D channel monitor | |
| CN109815099B (en) | FPGA (field programmable Gate array) verification method of JESD204B controller | |
| US20100095166A1 (en) | Protocol Aware Error Ratio Tester | |
| JP3512948B2 (en) | Communication measuring instrument | |
| KR100208930B1 (en) | Signal data link metching device of common signal device | |
| JPS598849B2 (en) | Arrangement for communication maintenance equipment | |
| US4247941A (en) | Simulator for bit and byte synchronized data network | |
| US5117425A (en) | Communication interface | |
| US5793421A (en) | Apparatus for testing ordered type video terminal by using computer and testing method therefor | |
| KR970004095B1 (en) | Method for initializing a set of isdn adapter cards being plugged in a workstation operating as an isdn primary gateaway, and apparatus | |
| KR100255421B1 (en) | Method and appatatus for integrating terminal using for disposing data in an electronic switching system | |
| CN114896185B (en) | MIPI interface data receiving and transmitting device and mobile terminal | |
| CA2056710C (en) | Telecommunications data accessing device | |
| CN116781184B (en) | Software-defined frame burst radio frequency signal simulation method, medium and system | |
| KR101091161B1 (en) | Apparatus for insertion of random errors by using Ethernet MII | |
| KR100197414B1 (en) | Apparatus and method for testing interface between packet handler and digital service unit in a switching system | |
| KR940006743B1 (en) | Subscriber testing environment system of tdx-10 isdn | |
| KR100197413B1 (en) | Apparatus and method for testing interface between packet handler and modem in a switching system | |
| JPH1013444A (en) | Configuration method for communication system | |
| KR960002833B1 (en) | Matching device between protocol tester and subhighway | |
| KR100246173B1 (en) | Apparatus of measuring bit error rate in exchange | |
| KR100197412B1 (en) | Apparatus and method for testing interface between packet handler and time switch in a switching system | |
| JPH0784900A (en) | Testing device for ctc channel device | |
| KR100208937B1 (en) | Method and device signaling simulation in the pcm terminal exchange | |
| JP2871934B2 (en) | Transmission line switching device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090330 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |