KR101091161B1 - Apparatus for insertion of random errors by using Ethernet MII - Google Patents

Apparatus for insertion of random errors by using Ethernet MII Download PDF

Info

Publication number
KR101091161B1
KR101091161B1 KR1020090108742A KR20090108742A KR101091161B1 KR 101091161 B1 KR101091161 B1 KR 101091161B1 KR 1020090108742 A KR1020090108742 A KR 1020090108742A KR 20090108742 A KR20090108742 A KR 20090108742A KR 101091161 B1 KR101091161 B1 KR 101091161B1
Authority
KR
South Korea
Prior art keywords
error
ethernet
random error
communication unit
data
Prior art date
Application number
KR1020090108742A
Other languages
Korean (ko)
Other versions
KR20110051922A (en
Inventor
임성호
Original Assignee
주식회사 제노코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 제노코 filed Critical 주식회사 제노코
Priority to KR1020090108742A priority Critical patent/KR101091161B1/en
Publication of KR20110051922A publication Critical patent/KR20110051922A/en
Application granted granted Critical
Publication of KR101091161B1 publication Critical patent/KR101091161B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/06—Testing, supervising or monitoring using simulated traffic
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
    • H04W16/22—Traffic simulation tools or models

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 두 단말기 간의 데이터를 송수신하는 기술에 관한 것으로, 특히, 두 단말기들 간의 무선 구간에서 에러가 발생할 때 데이터 처리량이 어떻게 영향을 받는지를 시뮬레이션하는 이더넷 MII를 이용한 랜덤 에러 주입 장치에 관한 것이다.The present invention relates to a technique for transmitting and receiving data between two terminals, and more particularly, to an apparatus for random error injection using Ethernet MII that simulates how data throughput is affected when an error occurs in a wireless section between two terminals.

본 발명에 따른 무선 구간의 에러 발생을 시뮬레이션하는 랜덤 에러 주입 장치에 있어서, 제 1 단말기와 연결되어 데이터를 송수신하는 제1통신부와, 제 2 단말기와 연결되어 데이터를 송수신하는 제2통신부와, 제 2 통신부와 MII 인터페이스로 연결되어 데이터를 스위칭하는 이더넷 스위칭부와, 이더넷 스위칭부의 또다른 MII 인터페이스와 제 1 통신부 사이에 연결되며, 송수신 데이터에 랜덤 에러를 부가하는 모의 에러 발생부를 포함한다.In the random error injection device for simulating the error generation of the wireless section according to the present invention, a first communication unit connected to the first terminal for transmitting and receiving data, a second communication unit for transmitting and receiving data connected to the second terminal, 2 is an Ethernet switching unit connected to the communication unit and the MII interface to switch data, and a simulation error generation unit connected between another MII interface and the first communication unit of the Ethernet switching unit and adding a random error to the transmission and reception data.

본 발명의 이 같은 양상에 따라, 두 PC 간에 TCP/IP 프로토콜을 이용하여 비트 오류율이 높은 무선 구간을 통하여 데이터 전송 시, 데이터 처리량이 얼마큼 감소하는지를 시뮬레이션할 수 있다.According to this aspect of the present invention, it is possible to simulate how much data throughput is reduced when transmitting data over a wireless section with a high bit error rate using the TCP / IP protocol between two PCs.

무선 링크, 랜덤 에러, 시뮬레이션  Radio link, random error, simulation

Description

이더넷 ＭＩＩ를 이용한 랜덤 에러 주입 장치{Apparatus for insertion of random errors by using Ethernet MII}Apparatus for insertion of random errors by using Ethernet MII}

본 발명은 두 단말기 간의 데이터를 송수신하는 기술에 관한 것으로, 특히, 두 단말기들 간의 무선 구간에서 에러가 발생할 때 데이터 처리량이 어떻게 영향을 받는지를 시뮬레이션하는 이더넷 MII를 이용한 랜덤 에러 주입 장치에 관한 것이다.The present invention relates to a technique for transmitting and receiving data between two terminals, and more particularly, to an apparatus for random error injection using Ethernet MII that simulates how data throughput is affected when an error occurs in a wireless section between two terminals.

무선 통신 시스템의 무선 링크 환경은 페이딩, 잡음, 경로손실이 발생하는 등 유선 통신 시스템의 그것에 비해 열악하다. 무선 통신 시스템의 단말들, 예를 들면 무선 링크를 통해 인터넷을 접속하는 PC의 경우, 무선 링크 환경에서 에러 발생 시, 전송 대역폭을 축소하는 등의 대응을 통해 양호한 통신을 보장한다. The wireless link environment of a wireless communication system is poor compared to that of a wired communication system such as fading, noise, and path loss. Terminals of the wireless communication system, for example, a PC accessing the Internet through a wireless link, ensures good communication by reducing transmission bandwidth when an error occurs in a wireless link environment.

종래, 이 같은 무선 링크 환경의 에러 발생에 대한 대응 능력을 가진 무선 통신 시스템의 장치들의 무선 링크 환경에 대한 대응 능력 측정을 옥외 환경에서 시험하였다. 그러나, 이 같은 옥외 환경에서의 무선 링크 환경에 대한 대응 능력 측정은 불확실한 에러 발생의 확률로 인해 시간이 많이 걸리고, 실제 장비를 설치해야 하기 때문에 많은 비용이 발생하는 문제가 있다. 따라서, 무선 환경을 소프트웨어로 시뮬레이션하여 분석할 필요가 있다.Conventionally, the measurement of the capability of responding to the radio link environment of the devices of the radio communication system having the ability to cope with the occurrence of such an error in the radio link environment was tested in the outdoor environment. However, the measurement of the ability to respond to the radio link environment in such an outdoor environment is time-consuming due to the uncertainty of the occurrence of an error, and there is a problem that a large cost is generated because the actual equipment must be installed. Therefore, it is necessary to analyze and analyze the wireless environment by software.

그러나, 무선 환경을 완벽하게 분석하기 위한 솔류션을 개발하기 위해서는 상당한 노력과 비용과 전문적인 기술이 수반된다. 또한, 소프트웨어 시뮬레이션 만을 통해서 네트워크를 분석하면 실제 데이터(영상, 데이터, 음성)를 보낼 때 나타나는 현상을 직접 확인하기는 매우 어렵다.However, developing a solution to fully analyze the wireless environment involves considerable effort, cost, and expertise. In addition, when analyzing the network through software simulation alone, it is very difficult to directly identify the phenomenon that occurs when sending actual data (video, data, voice).

본 발명은 이와 같은 문제점을 해결하고자 하는 것으로서, 두 단말기들 간의 무선 구간에서 데이터 처리량이 어떠한지를 시뮬레이션함에 있어서 간단하고 저비용의 시뮬레이터 구현과 실제 데이터가 에러에 의하여 네트웨크에 어떠한 영향을 미치는지 분석할 수 있는 수단을 제공함을 목적으로 한다.The present invention is to solve this problem, in simulating how the data throughput in the wireless interval between the two terminals, a simple and low-cost simulator implementation and how the actual data can affect the network due to errors can be analyzed The purpose is to provide a means.

나아가, 저비용으로 구현하여 많은 링크에 적용할 수 있도록 하여 무선 네트워크에서 발생할 수 있는 상황을 좀 더 효율적으로 분석하도록 함으로써, 옥외 환경에서의 무선 링크 환경에 대한 대응 능력 측정에 따른 많은 비용과 시간을 절감함을 목적으로 한다.Furthermore, it can be implemented at low cost and applied to many links, so that the situation that can occur in the wireless network can be analyzed more efficiently, which saves a lot of cost and time for measuring the ability to respond to the wireless link environment in the outdoor environment. For the purpose of

전술한 기술적 과제는 후술하는 본 발명의 특징적인 양상들에 의해 달성된다. 본 발명에 따른 무선 구간의 에러 발생을 시뮬레이션하는 랜덤 에러 주입 장치에 있어서, 제 1 단말기와 연결되어 데이터를 송수신하는 제1통신부와, 제 2 단말기와 연결되어 데이터를 송수신하는 제2통신부와, 제 2 통신부와 MII 인터페이스로 연결되어 데이터를 스위칭하는 이더넷 스위칭부와, 이더넷 스위칭부의 또다른 MII 인터페이스와 제 1 통신부 사이에 연결되며, 송수신 데이터에 랜덤 에러를 부가하는 모의 에러 발생부를 포함한다.The foregoing technical problem is achieved by the characteristic aspects of the present invention described below. In the random error injection device for simulating the error generation of the wireless section according to the present invention, a first communication unit connected to the first terminal for transmitting and receiving data, a second communication unit for transmitting and receiving data connected to the second terminal, 2 is an Ethernet switching unit connected to the communication unit and the MII interface to switch data, and a simulation error generation unit connected between another MII interface and the first communication unit of the Ethernet switching unit and adding a random error to the transmission and reception data.

본 발명의 추가적인 양상에 따른 제 1 통신부 및 제 2 통신부 각각은 단일회 선을 통해 제 1 단말기 또는 제 2 단말기와 이더넷 신호를 송수신하는 커넥터와, 커넥터와 송수신하는 이더넷 신호의 신호 정합을 달성하는 트랜스포머와, 트랜스포머와 송수신하는 이더넷 신호에 물리 계층의 처리를 통해 디지털 액세스를 제공하는 파이 칩(PHY Chip)을 포함한다.Each of the first communication unit and the second communication unit according to an additional aspect of the present invention has a connector for transmitting and receiving an Ethernet signal with a first terminal or a second terminal through a single line, and a transformer for achieving signal matching of the Ethernet signal with the connector. And a PHY chip that provides digital access through the processing of the physical layer on the Ethernet signal transmitted and received with the transformer.

본 발명의 이 같은 양상에 따라, 제 1 단말기와 제 2 단말기 간에 송수신하는 데이터에 랜덤 에러를 부가함으로써, 양 단말기 간에 송수신되는 데이터의 처리량이 얼마큼 감소하는지를 시뮬레이션 할 수 있다.According to this aspect of the present invention, by adding a random error to data transmitted and received between the first terminal and the second terminal, it is possible to simulate how much the throughput of data transmitted and received between both terminals is reduced.

본 발명의 추가적인 양상에 따른 모의 에러 발생부는 랜덤 에러를 생성하여 출력하는 랜덤 에러 생성부와, 생성된 랜덤 에러를 상기 이더넷 스위칭부와 상기 제 1 통신부 간에 송수신되는 데이터에 합성하는 신호 합성부를 포함한다.The simulation error generating unit according to an additional aspect of the present invention includes a random error generating unit generating and outputting a random error, and a signal synthesizing unit for synthesizing the generated random error with data transmitted and received between the Ethernet switching unit and the first communication unit. .

본 발명의 추가적인 양상에 따른 랜덤 에러는 TXEN과 TEXLK를 통해 TXD 신호에 동기화되어 주입되는 것을 특징으로 한다.Random error according to an additional aspect of the present invention is characterized in that the injection is synchronized to the TXD signal through the TXEN and TEXLK.

본 발명의 추가적인 양상에 따른 랜덤 에러는 RXDV와 RXCLK를 통해 RXD 신호에 동기화되어 주입되는 것을 특징으로 한다.Random error according to an additional aspect of the present invention is characterized in that is injected in synchronization with the RXD signal through the RXDV and RXCLK.

본 발명의 이 같은 양상에 따라, 랜덤 에러 생성부는 CPU, 메모리, 디스플레이, 버튼(노브 포함) 등으로 구성되며, CPU에서 난수(랜덤 넘버)를 발생시켜 원하는 에러율(Bit error rate : BER)에 맞도록 처리하여 채널에 보내는 역할을 할 수 있으며, BER은 10-3에서부터 10-9까지 발생하는 형태의 랜덤 에러를 모두 포함할 수 있도록 한다. 신호 합성부는 랜덤 에러 생성부에서 발생한 에러를 채널에 주입하는 과정으로 실제적으로는 랜덤 에러 생성부에서는 에러 발생 지점을 정해주고 신호 합성부에서는 그 지점에서의 데이터를 정상값과 반대로 바꿔서 전송하는 방법으로 체널 에러 발생을 모의한다. 이때, 전송할 데이터의 다른 부분에는 영향을 미치지 않으며, 에러를 발생시킬 지점의 데이터는 정확하게 반전시키기 위하여 MII의 TXCLK와 TXEN 값을 이용한다. 따라서, 전송 데이터에 정확하게 동기화된 에러가 발생한다. 또한, 에러는 TXD 0에만 주입하거나, TXD 0,1,2,3 모두 주입할 수 있으며, 이와 같은 방법으로 RXD에도 에러를 주입할 수 있다.According to this aspect of the present invention, the random error generating unit is composed of a CPU, a memory, a display, a button (including a knob) and the like, and generates a random number (random number) in the CPU to meet a desired error rate (Bit error rate: BER). BER can include all random errors that occur from 10 -3 to 10 -9 . The signal synthesizer injects the error generated by the random error generator into the channel. In practice, the random error generator determines an error occurrence point and the signal synthesizer transmits the data at the point reversed to the normal value. Simulate the occurrence of a channel error. At this time, the other parts of the data to be transmitted are not affected, and the data of the point where the error is to be generated uses the TXCLK and TXEN values of the MII to accurately invert the data. Thus, an error synchronized with the transmission data occurs. In addition, the error can be injected only to TXD 0, or TXD 0, 1, 2, and 3 can all be injected. In this way, an error can also be injected to RXD.

본 발명에 따른 이더넷 MII를 이용한 랜덤 에러 주입 장치는 두 PC 간의 TCP/IP 프로토콜을 이용하여 비트 오류율이 높은 무선 구간을 통과시, 데이터 처리량이 얼마큼 감소하는지를 시뮬레이션할 수 있다. 이에 따라, 옥외 환경에서 무선 링크 성능 시험을 수행하지 않아도 됨에 따라, 많은 인력과 시간 및 비용을 줄일 수 있는 효과가 있다.The random error injection apparatus using the Ethernet MII according to the present invention can simulate how much data throughput is reduced when passing through a wireless section with a high bit error rate using the TCP / IP protocol between two PCs. Accordingly, since it is not necessary to perform the radio link performance test in the outdoor environment, there is an effect that can reduce a lot of manpower, time and cost.

전술한, 그리고 추가적인 본 발명의 양상들은 후술하는 실시예를 통해 더욱 명확해질 것이다. 이하에서는 본 발명의 첨부된 도면을 참조하여 기술되는 바람직한 실시예들을 통해 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하 기로 한다.The foregoing and further aspects of the present invention will become apparent from the following examples. Hereinafter will be described in detail so that those skilled in the art can easily understand and reproduce through preferred embodiments described with reference to the accompanying drawings of the present invention.

도 1은 본 발명의 일 실시예에 따른 단말기들 간 무선 통신하는 무선 구간의 에러 발생을 시뮬레이션하는 이더넷 MII를 이용한 랜덤 에러 주입 장치의 블록도이다.1 is a block diagram of a random error injection apparatus using Ethernet MII simulating the occurrence of an error in a wireless section for wireless communication between terminals according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 랜덤 에러 주입 장치(100)는 제 1 단말기(200)와 제 2 단말기(300) 간에 데이터를 송수신하는 무선 구간에 에러를 삽입하여, 제 1 단말기(200)와 제 2 단말기(300) 간의 데이터 처리량이 얼마큼 감소하는지를 시뮬레이션한다. 여기서, 제 1 단말기(200)와 제 2 단말기(300)는 일반적인 PC가 될 수 있다.As shown in FIG. 1, the random error injection apparatus 100 inserts an error into a wireless section for transmitting and receiving data between the first terminal 200 and the second terminal 300, thereby generating the first terminal 200 and the first terminal 200. It simulates how much data throughput between the two terminals 300 is reduced. Here, the first terminal 200 and the second terminal 300 may be a general PC.

이 같은 에러 발생을 시뮬레이션하는 랜덤 에러 주입 장치(100)는 제 1 통신부(110), 제 2 통신부(120), 이더넷 스위칭부(130) 및 모의 에러 발생부(140)를 포함한다. 제 1 통신부(110)는 제 1 단말기(200)와 연결되어 데이터를 송수신하며, 제 2 통신부(120)는 제 2 단말기(300)와 연결되어 데이터를 송수신한다. 이 같은 제 1 통신부(110)와 제 2 통신부(120)는 커넥터(111, 125), 트랜스포머(113, 123) 및 파이 칩(PHY Chip)(115, 121)를 포함한다.The random error injection apparatus 100 simulating such an error occurrence includes a first communication unit 110, a second communication unit 120, an Ethernet switching unit 130, and a simulated error generation unit 140. The first communication unit 110 is connected to the first terminal 200 to transmit and receive data, and the second communication unit 120 is connected to the second terminal 300 to transmit and receive data. The first communication unit 110 and the second communication unit 120 includes connectors 111 and 125, transformers 113 and 123, and PHY chips 115 and 121.

단일회선을 통해 제 1 단말기(200) 또는 제 2 단말기(300)와 이더넷 신호를 송수신하는 커넥터(111, 125)는 예를 들면, RJ-45 커넥터가 될 수 있다. 트랜스포머(113, 123)는 커넥터(111, 125)와 송수신하는 이더넷 신호의 신호 정합을 달성하고, 송수신하는 이더넷 신호의 리턴 손실이 최소화되도록 처리한다. 파이 칩(115, 121)은 송수신하는 아날로그 신호에 물리 계층의 처리를 통해 변환하여 디지털 신호로 변환하여 이더넷 스위칭부(130)에 디지털 액세스를 제공한다.The connectors 111 and 125 that transmit and receive Ethernet signals with the first terminal 200 or the second terminal 300 through a single line may be, for example, RJ-45 connectors. The transformers 113 and 123 achieve signal matching of the Ethernet signals transmitted and received with the connectors 111 and 125 and process the return loss of the Ethernet signals transmitted and received to be minimized. The pie chips 115 and 121 convert the analog signals to be transmitted and received through the processing of the physical layer, convert the analog signals into digital signals, and provide digital access to the Ethernet switching unit 130.

이더넷 스위칭부(130)는 제 2 통신부(120)와 MII 인터페이스로 연결되어 데이터를 스위칭한다. 여기서, MII(Media independent interface) 인터페이스는 마스터 미디어 독립 인터페이스로서, 자신에게 입력되는 클럭을 기준 클럭으로 하여 제 1 통신부(110) 또는 제 2 통신부(120)에 포함된 파이 칩(115, 121)과 데이터를 송수신한다. 이 같은 MII 인터페이스를 통해 데이터가 수신되면, 이더넷 스위칭부(130)는 수신된 데이터를 목적지 단말기와 관련된 통신부로 스위칭 처리하여 목적지 단말기로 전송하게 된다. 모의 에러 발생부(140)는 이더넷 스위칭부(130)의 또다른 MII 인터페이스와 제 1 통신부(110) 사이에 연결되며, 송수신 데이터에 랜덤 에러를 부가한다. 송수신 데이터에 랜덤 에러를 부가하는 모의 에러 발생부(140)는 도 2와 같이 달성될 수 있다.The Ethernet switching unit 130 is connected to the second communication unit 120 through the MII interface to switch data. Here, the media independent interface (MII) interface is a master media independent interface, and the pie chips 115 and 121 included in the first communication unit 110 or the second communication unit 120 are used as reference clocks. Send and receive data. When data is received through the MII interface, the Ethernet switching unit 130 switches the received data to a communication unit related to the destination terminal and transmits the data to the destination terminal. The simulation error generation unit 140 is connected between another MII interface of the Ethernet switching unit 130 and the first communication unit 110, and adds a random error to the transmission and reception data. The simulation error generating unit 140 that adds a random error to the transmission / reception data may be achieved as shown in FIG. 2.

도 2는 본 발명의 일 실시예에 따른 송수신 데이터에 랜덤 에러를 부가하는 모의 에러 발생부의 블록도이다.2 is a block diagram of a simulation error generator that adds a random error to transmitted and received data according to an embodiment of the present invention.

도시된 바와 같이, 이더넷 스위칭부(130)의 또다른 MII 인터페이스와 제 1 통신부(110) 사이에 연결되는 모의 에러 발생부(140)는 랜덤 에러 생성부(141)와 신호 합성부(142)를 포함한다.As shown, the simulated error generating unit 140 connected between another MII interface of the Ethernet switching unit 130 and the first communication unit 110 may use the random error generating unit 141 and the signal synthesizing unit 142. Include.

랜덤 에러 생성부(141)는 원하는 비트 에러율(BER)을 유발시키는 것으로서, 랜덤 에러를 생성하여 출력한다. 본 발명의 추가적인 양상에 따라, 랜덤 에러 생 성부(141)는 CPU, 메모리, 디스플레이, 버튼(노브 포함) 등으로 구성되며, CPU에서 난수(랜덤 넘버)를 발생시켜 원하는 에러율(Bit error rate : BER)에 맞도록 처리하여 채널에 보내는 역할을 한다. 에러율은 10-3에서부터 10-9까지 발생할 수 있으며, 원하는 에러율 값은 버튼 또는 노브를 통하여 쉽게 직관적으로 셋팅될 수 있다. 랜덤 에러는 일반적인 형태이거나, 또는 무선 채널에서 주로 발생하는 형태로 될 수 있다.The random error generator 141 generates a desired bit error rate (BER) and generates and outputs a random error. According to an additional aspect of the present invention, the random error generating unit 141 is composed of a CPU, a memory, a display, a button (including a knob), and the like, and generates a random number (random number) in the CPU. ) And send it to the channel. Error rates can range from 10 -3 to 10 -9 , and the desired error rate value can be easily set intuitively via buttons or knobs. The random error may be in a general form or in a form mainly occurring in a wireless channel.

생성된 랜덤 에러를 이더넷 스위칭부(130)와 제 1 통신부(110) 간에 송수신 되는 데이터에 합성하는 신호 합성부(142)는 도 3과 같이 구성될 수 있다.The signal synthesizing unit 142 for synthesizing the generated random error with data transmitted and received between the Ethernet switching unit 130 and the first communication unit 110 may be configured as shown in FIG. 3.

도 3은 본 발명의 일 실시예에 따른 신호 합성부(142)의 회로도이다.3 is a circuit diagram of the signal synthesis unit 142 according to an embodiment of the present invention.

도시된 바와 같이, 신호 합성부(142)는 랜덤 에러 생성부(141)에서 발생한 에러를 채널에 주입하는 과정으로 실제적으로는 랜덤 에러 생성부(141)에서 에러 발생 지점이 정해지면, 신호 합성부(142)는 그 지점에서의 데이터를 정상값과 반대로 바꿔서 전송함으로써 채널 에러 발생을 모의한다. 이때, 전송할 데이터의 다른 부분에는 영향을 미치지 않으며, 에러를 발생시킬 지점의 데이터는 MII의 TXCLK와 TXEN 값을 통해 정확하게 반전된다. 따라서, 전송 데이터는 정확하게 동기화된 에러가 발생한다. 또한, 에러는 TXD 0에만 주입되거나, TXD 0,1,2,3 모두에 주입될 수 있으며, 이와 같은 방법을 통해 RXD에도 에러를 주입할 수 있다.As shown, the signal synthesizing unit 142 injects an error generated by the random error generating unit 141 into the channel. In fact, if an error occurrence point is determined in the random error generating unit 141, the signal synthesizing unit 142 142 simulates the occurrence of a channel error by transferring the data at that point in reverse to the normal value. At this time, it does not affect other parts of the data to be transmitted, and the data at the point where the error is generated is accurately reversed through the TXCLK and TXEN values of the MII. As a result, errors in transmission data are correctly synchronized. In addition, an error may be injected only to TXD 0 or may be injected to all TXDs 0, 1, 2, and 3, and an error may also be injected to RXD through such a method.

이 같은 방법을 통해 신호 합성부(142)는 랜덤 에러 생성부(141)에서 생성되 어 출력된 랜덤 에러를 이더넷 스위칭부(130)에서 출력된 TXD 데이터에 합성한다. 신호 합성부(142)에 의해 랜덤 에러가 합성된 데이터는 MII 인터페이스로 연결된 제 1 통신부(110)의 파이 칩(115)의 TXD 단자로 전송되고, 트랜스포머(113) 및 커넥터(111)를 통해 전송된다.Through this method, the signal synthesizer 142 synthesizes the random error generated by the random error generator 141 and the TXD data output by the Ethernet switching unit 130. The data synthesized with the random error by the signal synthesizing unit 142 is transmitted to the TXD terminal of the pie chip 115 of the first communication unit 110 connected through the MII interface, and transmitted through the transformer 113 and the connector 111. do.

한편, 단일회선을 통해 제 2 단말기(300)의 이더넷 신호가 제 2 통신부(120)에 수신되면, 제 2 통신부(120)에 포함된 각 구성들에 의해 수신된 이더넷 신호를 디지털의 데이터로 변환한다. 즉, 커넥터(115)는 수신된 이더넷 신호를 트랜스포머(123)로 전송한다. 커넥터(125)로부터 이더넷 신호를 수신한 트랜스포머(123)는 수신된 이더넷 신호의 신호 정합을 달성하고, 이더넷 신호의 리턴 손실을 최소화한다. 트랜스포머(123)를 통해 이더넷 신호의 리턴 손실이 최소화되면, 파이 칩(121)은 이더넷 신호에 물리 계층의 처리를 통해 디지털의 데이터로 변환한다. 이 같이, 제 2 통신부(120)의 각 구성들에 의해 변환된 데이터는 이더넷 스위칭부(130)로 전송된다. 이더넷 스위칭부(130)로 수신된 데이터는 제 1 통신부(110)에 연결된 TXD 핀을 통해 모의 에러 발생부(140)로 전송되다.Meanwhile, when the Ethernet signal of the second terminal 300 is received by the second communication unit 120 through a single line, the Ethernet signal received by each component included in the second communication unit 120 is converted into digital data. do. That is, the connector 115 transmits the received Ethernet signal to the transformer 123. Transformer 123 receiving the Ethernet signal from connector 125 achieves signal matching of the received Ethernet signal and minimizes the return loss of the Ethernet signal. When the return loss of the Ethernet signal is minimized through the transformer 123, the pie chip 121 converts the Ethernet signal into digital data through processing of the physical layer. As such, the data converted by the components of the second communication unit 120 is transmitted to the Ethernet switching unit 130. The data received by the Ethernet switching unit 130 is transmitted to the simulation error generating unit 140 through the TXD pin connected to the first communication unit 110.

이후, 모의 에러 발생부(140)의 랜덤 에러 생성부(141)는 랜덤 비트 에러율을 유발시키기 위하여 랜덤 에러를 생성하여 출력한다. 랜덤 에러가 생성되면, 신호 합성부(142)는 수신된 데이터에 생성된 랜덤 에러를 합성한다. 이후, 모의 에러 발생부(140)는 MII 인터페이스로 연결된 제 1 통신부(110)의 파이 칩(115)의 TXD 단자로 랜덤 에러가 합성된 데이터를 전송한다. 랜덤 에러가 합성된 데이터를 수신한 파이 칩(115)은 트랜스포머(113)와 커넥터(111)를 통해 랜덤 에러가 합성된 이더넷 신호를 제 1 단말기(200)로 전송한다. Thereafter, the random error generator 141 of the simulated error generator 140 generates and outputs a random error in order to cause a random bit error rate. When a random error is generated, the signal synthesizing unit 142 synthesizes the random error generated on the received data. Thereafter, the simulation error generating unit 140 transmits the data synthesized with the random error to the TXD terminal of the pie chip 115 of the first communication unit 110 connected through the MII interface. The pie chip 115 receiving the random error synthesized data transmits the Ethernet signal synthesized with the random error to the first terminal 200 through the transformer 113 and the connector 111.

일 실시예에 따라, 제 1 단말기(200)에서 제 2 단말기(300)로 데이터를 전송하는 경우에는 에러 주입 여부를 선택할 수 있다. 제 1 단말기(200)에서 제 2 단말기(300)로 데이터 전송 시, 모의 에러 발생부(140)는 도 3에서 TXEN 대신 RXDV를, TXCLK 대신 RXCLK를, 또한 TXD 대신 RXD 신호를 이용하여 파이 칩(115)에서 이더넷 스위칭부(130) 방향으로 연결하는 회로를 추가할 수 있다.According to an embodiment, when data is transmitted from the first terminal 200 to the second terminal 300, whether or not an error injection is performed may be selected. When transmitting data from the first terminal 200 to the second terminal 300, the simulation error generating unit 140 uses a pie chip (RXDV instead of TXEN, RXCLK instead of TXCLK, and RXD signal instead of TXD). In 115, a circuit connecting to the Ethernet switching unit 130 may be added.

이에 따라, 제 1 단말기(200)에서 제 2 단말기(300)로 데이터 전송 시에 에러를 주입하는 경우, 모의 에러 발생부(140)는 추가된 회로를 이용하여 제 1 통신부(110)에서 전송된 이더넷 신호에 랜덤 에러 생성부(141)에서 발생시킨 랜덤 에러를 신호 합성부(142)로 보내고, 이에 따라, 신호 합성부(142)는 수신한 데이터(RXD)에 랜덤 에러를 주입한다.Accordingly, when injecting an error in data transmission from the first terminal 200 to the second terminal 300, the simulated error generating unit 140 is transmitted from the first communication unit 110 using the added circuit. The random error generated by the random error generator 141 is transmitted to the signal synthesizer 142. The signal synthesizer 142 injects the random error into the received data RXD.

제 1 통신부(110)에서 제 2 통신부(120)로의 패스에서 랜덤 에러 주입 시의 신호 합성부(142)는 도 3에서 TXEN 대신 RXDV를, TXCLK 대신 RXCLK를, 또한 TXD 대신 RXD 신호를 이용하여 파이 칩(115)에서 이더넷 스위칭부(130) 방향으로 연결하는 회로를 추가하는 방법으로 구현할 수 있다. 랜덤 에러 주입은 제 2 통신부(120)에서 제 1 통신부(110)로의 패스에서와 같은 방법으로, 랜덤 에러 생성부(141)에서 발생한 에러를 채널에 주입하는 과정으로, 실제적으로는 랜덤 에러 생성부(141)에서는 에러 발생 지점을 정해주고 신호 합성부(142)에서는 그 지점에서의 데이터를 정상값과 반대로 바꿔서 전송하는 방법으로 채널 에러 발생을 모의한다.In the path from the first communication unit 110 to the second communication unit 120, the signal synthesis unit 142 at the time of random error injection uses RXDV instead of TXEN, RXCLK instead of TXCLK, and RXD signal instead of TXD. The chip 115 may be implemented by adding a circuit connecting from the chip 115 toward the Ethernet switching unit 130. Random error injection is a process of injecting an error generated in the random error generation unit 141 into the channel in the same manner as in the path from the second communication unit 120 to the first communication unit 110, in practice, the random error generation unit In step 141, an error occurrence point is determined, and the signal synthesizing unit 142 simulates a channel error occurrence by transferring the data at that point in reverse with a normal value.

이때, 전송한 데이터의 다른 부분에는 영향을 미치지 않으며, 에러를 발생시킬 지점의 데이터는 정확하게 반전되기 위하여 MII의 RXCLK와 RXDV 값이 이용된다. 따라서, 전송 데이터는 정확하게 동기화된 에러가 발생한다. 또한, 에러는 RXD 0에만 주입되거나, RXD 0,1,2,3 모두에 주입될 수 있다. 이와 같은 방법으로 신호 합성부(142)는 랜덤 에러 생성부(141)에서 생성되어 출력된 랜덤 에러를 제 1 통신부(110)로부터 수신된 데이터(RXD)에 합성한다.In this case, RXCLK and RXDV values of MII are used to invert the data at the point where the error is generated, without affecting other parts of the transmitted data. As a result, errors in transmission data are correctly synchronized. In addition, the error may be injected only in RXD 0 or in all of RXD 0,1,2,3. In this way, the signal synthesizing unit 142 synthesizes the random error generated and output by the random error generating unit 141 to the data RXD received from the first communication unit 110.

또다른 실시예에 따라, 제 1 단말기(200)에서 제 2 단말기(300)로의 데이터 전송 시에 에러를 주입하지 않는 경우, 제 1 통신부(110)의 파이 칩(115)은 모의 에러 발생부(140)를 통해 이더넷 스위칭부(130)로 연결되지 않고, 바로 연결된다. 즉, 제 1 통신부(110)는 전송된 이더넷 신호를 이더넷 스위칭부(130)를 통하여 제 2 통신부(120)에 보내며, 제 2 통신부(120)는 이더넷 신호를 파이 칩(121), 트랜스포머(123), 커넥터(125)를 통해 제 2 단말기(300)로 전송한다. 회로 구성상으로는 신호 합성부(142)의 입력단 온(ON)/오프(OFF) 선택 단자를 두어 선택단자가 오프(OFF)가 되면, 랜덤 에러 생성부(141)는 신호를 항상 로우(LOW)로 인식하여 RXD에 랜덤 에러 주입이 없도록 하며, 선택단자가 온(ON)이 되면, 랜덤 에러 생성부(141)는 RXD에 랜덤 에러를 주입한다.According to another exemplary embodiment, when no error is injected when data is transmitted from the first terminal 200 to the second terminal 300, the pie chip 115 of the first communication unit 110 may include a simulation error generation unit ( 140 is not connected to the Ethernet switching unit 130, it is directly connected. That is, the first communication unit 110 transmits the transmitted Ethernet signal to the second communication unit 120 through the Ethernet switching unit 130, the second communication unit 120 transmits the Ethernet signal to the pie chip 121, transformer 123 ), And transmits it to the second terminal 300 through the connector 125. In the circuit configuration, when the input terminal ON / OFF selection terminal of the signal synthesizing unit 142 is provided and the selection terminal is OFF, the random error generator 141 always keeps the signal low. If it is recognized that there is no random error injection in the RXD, when the selection terminal is ON, the random error generator 141 injects a random error into the RXD.

전술한 각각의 실시예와 같이, 본 발명은 에러 주입을 여러 가지 조건으로 구현 가능하도록 함으로써, 무선 구간에서 나타날 수 있는 상황을 여러 방법으로 분석할 수 있다.As in each of the above-described embodiments, the present invention enables the error injection to be implemented under various conditions, thereby analyzing a situation that may appear in the wireless section in various ways.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. So far I looked at the center of the preferred embodiment for the present invention.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

도 1은 본 발명의 일 실시예에 따른 단말기들 간 무선 통신하는 무선 구간의 에러 발생을 시뮬레이션하는 이더넷 MII를 이용한 랜덤 에러 주입 장치의 블록도,1 is a block diagram of an apparatus for random error injection using Ethernet MII simulating the occurrence of an error in a wireless section for wireless communication between terminals according to an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른 송수신 데이터에 랜덤 에러를 부가하는 모의 에러 발생부의 블록도,2 is a block diagram of a simulation error generation unit for adding a random error to transmission and reception data according to an embodiment of the present invention;

도 3은 본 발명의 일 실시예에 따른 신호 합성부(142)의 회로도.3 is a circuit diagram of a signal synthesizer 142 according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 랜덤 에러 주입 장치 110, 120 : 제 1 통신부, 제 2 통신부100: random error injection device 110, 120: first communication unit, second communication unit

111, 125 : 커넥터 113, 123 : 트랜스포머111, 125 connectors 113, 123 transformers

115, 121 : 파이 칩 130 : 이더넷 스위칭부115, 121: Pi chip 130: Ethernet switching unit

140 : 모의 에러 발생부 141 : 랜덤 에러 생성부140: simulation error generating unit 141: random error generating unit

143 : 신호 합성부 200 : 제 1 단말기 143: signal synthesizing unit 200: first terminal

300 : 제 2 단말기300: second terminal

Claims (5)

무선 구간의 에러 발생을 시뮬레이션하는 랜덤 에러 주입 장치에 있어서,In the random error injection device that simulates the occurrence of the error in the wireless section, 제 1 단말기와 연결되어 데이터를 송수신하는 제1통신부와;A first communication unit connected to the first terminal to transmit and receive data; 제 2 단말기와 연결되어 데이터를 송수신하는 제2통신부와;A second communication unit connected to a second terminal to transmit and receive data; 상기 제 2 통신부와 MII 인터페이스로 연결되어 데이터를 스위칭하는 이더넷 스위칭부와;An Ethernet switching unit connected to the second communication unit through an MII interface to switch data; 상기 이더넷 스위칭부의 또다른 MII 인터페이스와 제 1 통신부 사이에 연결되며, 송수신 데이터에 랜덤 에러를 부가하는 모의 에러 발생부;A simulation error generation unit connected between another MII interface of the Ethernet switching unit and a first communication unit, and adding a random error to transmission / reception data; 를 포함하고,Including, 상기 제 1 통신부 및 제 2 통신부 각각은 :Each of the first communication unit and the second communication unit is: 단일회선을 통해 상기 제 1 단말기 또는 제 2 단말기와 이더넷 신호를 송수신하는 커넥터와;A connector for transmitting and receiving an Ethernet signal with the first terminal or the second terminal through a single line; 상기 커넥터와 송수신하는 이더넷 신호의 신호 정합을 달성하는 트랜스포머와;A transformer for achieving signal matching of Ethernet signals to and from the connector; 상기 트랜스포머와 송수신하는 이더넷 신호에 물리 계층의 처리를 통해 디지털 액세스를 제공하는 파이 칩(PHY Chip);A pie chip (PHY Chip) for providing digital access to the Ethernet signal transmitted and received with the transformer through processing of a physical layer; 을 포함하는 것을 특징으로 하는 이더넷 MII를 이용한 랜덤 에러 주입 장치.Random error injection device using the Ethernet MII, characterized in that it comprises a. 삭제delete 제 1 항에 있어서, 상기 모의 에러 발생부는:The method of claim 1, wherein the simulation error generating unit: 랜덤 에러를 생성하여 출력하는 랜덤 에러 생성부와;A random error generation unit generating and outputting a random error; 상기 생성된 랜덤 에러를 상기 이더넷 스위칭부와 상기 제 1 통신부 간에 송수신되는 데이터에 합성하는 신호 합성부;A signal synthesizer for synthesizing the generated random error with data transmitted and received between the Ethernet switching unit and the first communication unit; 를 포함하는 것을 특징으로 하는 이더넷 MII를 이용한 랜덤 에러 주입 장치.Random error injection device using the Ethernet MII, characterized in that it comprises a. 제 3 항에 있어서, The method of claim 3, wherein 상기 랜덤 에러는 TXEN과 TEXLK를 통해 TXD 신호에 동기화되어 주입되는 것을 특징으로 하는 이더넷 MII를 이용한 랜덤 에러 주입 장치.The random error is injected in synchronization with the TXD signal through the TXEN and TEXLK, the random error injection device using Ethernet MII. 제 3 항에 있어서,The method of claim 3, wherein 상기 랜덤 에러는 RXDV와 RXCLK를 통해 RXD 신호에 동기화되어 주입되는 것을 특징으로 하는 이더넷 MII를 이용한 랜덤 에러 주입 장치.The random error injection device using the Ethernet MII, characterized in that the RXDV and RXCLK through the RXD signal is injected in synchronization.
KR1020090108742A 2009-11-11 2009-11-11 Apparatus for insertion of random errors by using Ethernet MII KR101091161B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090108742A KR101091161B1 (en) 2009-11-11 2009-11-11 Apparatus for insertion of random errors by using Ethernet MII

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090108742A KR101091161B1 (en) 2009-11-11 2009-11-11 Apparatus for insertion of random errors by using Ethernet MII

Publications (2)

Publication Number Publication Date
KR20110051922A KR20110051922A (en) 2011-05-18
KR101091161B1 true KR101091161B1 (en) 2011-12-09

Family

ID=44362108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108742A KR101091161B1 (en) 2009-11-11 2009-11-11 Apparatus for insertion of random errors by using Ethernet MII

Country Status (1)

Country Link
KR (1) KR101091161B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050220029A1 (en) 2004-04-02 2005-10-06 Airbus France Simulation and test system for at least one item of equipment on an AFDX network
KR100676116B1 (en) 2001-03-01 2007-02-01 아라이도 테레시스 호르딩구스 가부시키가이샤 Media converter, control method therof, and failure detecting system and method using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676116B1 (en) 2001-03-01 2007-02-01 아라이도 테레시스 호르딩구스 가부시키가이샤 Media converter, control method therof, and failure detecting system and method using the same
US20050220029A1 (en) 2004-04-02 2005-10-06 Airbus France Simulation and test system for at least one item of equipment on an AFDX network

Also Published As

Publication number Publication date
KR20110051922A (en) 2011-05-18

Similar Documents

Publication Publication Date Title
US8146125B2 (en) Computerized device and method for analyzing signals in a multimedia over coax alliance (MOCA) network and similar TDM / encrypted networks
US8660424B2 (en) Scalable high speed gigabit active bundle link and tester
US20090282446A1 (en) Method and system for testing customer premise equipment devices
US20130145212A1 (en) Link Equalization Tester
JP2021527807A (en) Integrated communication link test
US20060229018A1 (en) Apparatus and method for use in testing wireless devices
US20060233111A1 (en) Latency measurment apparatus and method
US7701861B1 (en) Physical layer and physical layer diagnostic system with reversed loopback test
GB2419055A (en) Optical and electrical channel feedback in optical transceiver module
GB2424540A (en) Network tap device
TWI589128B (en) Method of testing multiple data packet signal transceivers concurrently
US20060229019A1 (en) Channel sounding method and apparatus
CN102307118A (en) Back plate test method, apparatus thereof and system thereof
IL166605A (en) Universal approach for simulating, emulating and testing a variety of serial bus types
CN105703840A (en) Method for quickly selecting pre-emphasis parameter of high-speed serdes
CN105553885A (en) FC switch priority testing method
CN103986615A (en) Testing method and device
US20080109579A1 (en) System and method for frequency offset testing
KR101091161B1 (en) Apparatus for insertion of random errors by using Ethernet MII
US8023416B2 (en) Module for testing electromagnetic compatibility of a high-speed ethernet interface onboard an aircraft
KR100619959B1 (en) Remote debugging apparatus and method for telephone connection network service function of mobile communication device
CN114024598B (en) Forwarding interface test method and device
CN111651157B (en) PoE instrument packaging method based on Python
CN109995442B (en) Burst error code testing method and error code instrument for locomotive network communication system
CN109981394B (en) Communication method and device based on enhanced CAN bus protocol analyzer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 9