KR930006897B1 - Signal status analysis device - Google Patents

Signal status analysis device Download PDF

Info

Publication number
KR930006897B1
KR930006897B1 KR1019900022835A KR900022835A KR930006897B1 KR 930006897 B1 KR930006897 B1 KR 930006897B1 KR 1019900022835 A KR1019900022835 A KR 1019900022835A KR 900022835 A KR900022835 A KR 900022835A KR 930006897 B1 KR930006897 B1 KR 930006897B1
Authority
KR
South Korea
Prior art keywords
signal
channel
serial
demultiplexer
service device
Prior art date
Application number
KR1019900022835A
Other languages
Korean (ko)
Other versions
KR920014067A (en
Inventor
유근호
김영삼
최영윤
윤달환
김덕환
이형호
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소 filed Critical 한국전기통신공사
Priority to KR1019900022835A priority Critical patent/KR930006897B1/en
Publication of KR920014067A publication Critical patent/KR920014067A/en
Application granted granted Critical
Publication of KR930006897B1 publication Critical patent/KR930006897B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

The device quickly decides wheather a signal service device is out of order or other device is out of order by getting/ analyzing the PCM signal inputted to the signal service device. It includes a demultiplexer (12) for multiplexing the obtained PCM signal by channel, a multiplexer (13) for selecting a desirous channel, an input-flag flip-flop section (18) for generating the wheather or not of data converting completion, an ordinary PC interfacing circuit (19) for interfacing with ordinary PC, and an ordinary PC section (20) for analyzing the state of the PCM signal abstracted from the ordinary PC interfacing circuit (19).

Description

신호서비스장치의 신호상태 분석장치Signal state analysis device of signal service device

제1도는 전전자 교환기의 신호서비스장치와 주변장치와의 접속형태를 나타낸 블럭도.1 is a block diagram showing a connection form between a signal service device and a peripheral device of an electronic switching system.

제2도는 신호 서브하이웨이의 데이터 채널 배정도.2 is the data channel double of the signal subhighway.

제3도는 본 발명의 개략적 구성도.3 is a schematic structural diagram of the present invention.

제4도는 본 발명의 상세한 구성 블럭도.4 is a detailed block diagram of the present invention.

* 도면의 주요부분에 대한 부호의 실명* Real names of symbols on the main parts of the drawings

1 : 제어장치 2 : 신호서비스장치1: control device 2: signal service device

3 : 타임스위치장치 4 : 제어버스3: time switch device 4: control bus

5 : 신호 서브하이웨이 6 : 동기펄스5: signal subhighway 6: synchronization pulse

7 : 내지 9 : 데이터 채널7 to 9: data channel

10 : 신호추출장치 12 : 디멀티 플렉서10 signal extractor 12 demultiplexer

13 : 멀티 플렉서 14 : 직병렬 변환기13: Multiplexer 14: Serial to Parallel Converter

15 : 카운터 16 : 비교기15: counter 16: comparator

17 : 포인터 18 : 입력플래그 플립플롭17: pointer 18: input flag flip-flop

19 : 범용 PC 인터페이스 20 : 범용 PC19: general purpose PC interface 20: general purpose PC

본 발명은 전자교환기에서 호(call)의 접속과 진행에 필요한 신호를 제공하는 신호서비스 장치의 유지보수를 수행하기 위하여, 신호 서브하이웨이(subhigway)로부터 PCM(Pulse Code Modulation) 신호를 획득하여 신호상태를 분석하는 신호서비스장치 신호상태 분석장치에 관한 것이다.The present invention is to obtain a signal state by acquiring a Pulse Code Modulation (PCM) signal from the signal sub-highway in order to perform the maintenance of the signal service device that provides a signal for the connection and progress of the call in the electronic exchange Signal service device for analyzing the signal state analysis apparatus.

일반적으로 전전자 교환기 운용시 신호서비스장치의 동작상태를 점검할때 신호서비스중 장애요인으로 하드웨어상 문제점이 발생할 경우 이의 보수작업에 시간과 어려움이 따랐다.In general, when checking the operation status of the signal service device when operating the electronic switchboard, when a hardware problem occurs due to the obstacles in the signal service, the repair work takes time and difficulty.

따라서, 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서 신호서비스장치로 입력되는 PCM 신호데이터를 획득하여 분석하므로서 신호서비스장치가 고장인지 아니면 다른 장치가 고장인지를 신속하게 판단할 수 있는 신호서비스장치의 신호상태 분석장치를 제공하는데 목적을 두고 있다.Accordingly, the present invention has been made to solve the above problems, and the signal service device that can quickly determine whether the signal service device is a failure or another device failure by obtaining and analyzing the PCM signal data input to the signal service device The aim is to provide a signal state analysis device.

상기 목적을 달성하기 위하여 전전자 교환기 신호서비스장치의 신호상태 분석장치에 있어서, 신호서비스장치와 타임스위치장치 사이의 신호 서브하이웨이에 연결되어 획득하는 PCM 신호를 채널별로 분리하는 디멀티 플렉서 수단, 상기 신호 서브하이웨이 수단에 연결되고, 상기 디멀티 플렉서 수단에 연결되어 디멀티플렉서를 타임스위치에서 제공하는 동기신호에 상기 디멀티 플렉서 수단을 동기 맞추어 정확히 한 채널만을 주기로 선택하도록 하는 카운터 수단, 상기 디멀티 플렉서 수단에 연결되어 희망 채널을 선택하는 멀티 플렉서 수단, 상기 멀티 플렉서 수단에 연결되어 멀티 플렉서 수단의 출력인 직렬데이터를 변환하는 직렬/병렬 변환수단, 상기 디멀티 플렉서 수단과 카운터 수단에 연결되어 희망 채널의 타임슬롯 동안만 상기 직렬/병렬 변환수단을 동작 시키게 하는 비교수단.In order to achieve the above object, in the signal state analysis device of the signal exchange device of the electronic switch, demultiplexer means for separating the PCM signal obtained by being connected to the signal subhighway between the signal service device and the time switch device for each channel; A counter means connected to the signal subhighway means and coupled to the demultiplexer means to synchronize the demultiplexer means with a synchronization signal provided by a time switch so as to select exactly one channel periodically. Multiplexer means connected to the multiplexer means to select a desired channel, serial / parallel conversion means connected to the multiplexer means to convert serial data which is an output of the multiplexer means, and the demultiplexer means; The serial / parallel switching only during timeslots of the desired channel connected to a counter means Comparative means for operating the return means.

상기 직렬/병렬 변환수단과 상기 비교수단에 연결되어 직렬/병렬 변환수단의 데이터 변환 완료 상태의 여부를 출력하는 입력 플래그 플립플롭수단, 상기 직렬/병렬 변환수단과 입력 플래그 플립플롭 수단에 연결되어 범용 PC 인터페이스 기능을 하는 범용 PC 인터페이스 회로수단, 상기 범용 PC 인터페이스 회로수단에 연결되어 선택 채널 번호를 부여받아 상기 멀티 플렉서 수단과 비교수단에 전달하는 포인터 수단, 상기 범용 PC 인터페이스 회로수단에 연결되어 추출된 PCM 신호의 상태를 분석하는 범용 PC 수단으로 구성된 것을 특징으로 한다.An input flag flip-flop means connected to the serial / parallel conversion means and the comparison means to output a data conversion completion state of the serial / parallel conversion means, and connected to the serial / parallel conversion means and the input flag flip-flop means Universal PC interface circuit means having a PC interface function, a pointer means connected to the general purpose PC interface circuit means, assigned to the selected channel number and transmitted to the multiplexer means and the comparison means, connected to the general purpose PC interface circuit means and extracted And a general purpose PC means for analyzing the state of the PCM signal.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도는 전전자 교환기의 신호서비스장치와 주변장치와의 접속형태를 나타낸 블럭도로서, 도면에 도시한 바와 같이 (1)은 제어장치, (2)는 신호서비스장치, (3)은 타임스위치장치, (4)는 제어버스, (5)는 신호 서브하이웨이를 각각 나타낸다.1 is a block diagram showing a connection form between a signal service device and a peripheral device of an electronic switching system. As shown in the drawing, reference numeral 1 denotes a control device, symbol 2 a signal service device, and time switch 3; Device 4 denotes the control bus and signal 5 the signal subhighway, respectively.

신호서비스장치(2)는 호처리에 사용되는 R2MFC(R2 Multi-Frequency Compelled), DTMF(Dual-Tone Multi-Frequency), CCT(Continuity Check Tone)신호 및 가청 Tone 서비스를 수행하는데, 제어장치(1)로부터 제어버스(4)를 통해 각종 제어를 받아 타임스위치장치(3)로 상기 신호들을 서브하이웨이(5)의 데이터 송신(Dx)라인을 통해 송출하거나 혹은 타임스위치장치(3)로부터 신호 서브하이웨이(5)의 데이터수단(Dr)라인을 통해 가청 Tone을 제외한 R2MFC,DTMF,CCT 신호들을 수신하여 분석한 후 제어장치(1)로 분석된 데이터 정보를 전송한다. 이와 같은 신호서비스를 수행하기 위해 신호서비스장치(2)와 타임스위치장치(3) 사이의 신호 서브하이웨이(5)는 데이터 손신(Dx) 및 데이터 수신(Dr)라인 이외에 송출 혹은 수신되는 PCM 데이터의 상호 일치된 동기를 위하여 동기신호(FS)와 데이터 비트 단위인 클럭신호(CLK)가 요구되며, 이들 동기신호와 클럭신호는 타임스위치장치(3)가 신호서비스장치(2)로 제공한다.The signal service device 2 performs an R2 Multi-Frequency Compelled (R2MFC), Dual-Tone Multi-Frequency (DTMF), Continuity Check Tone (CCT) signal, and an audible tone service used for call processing. Receive various control via the control bus 4 from the control bus 4 and transmit the signals to the time switch device 3 through the data transmission (Dx) line of the sub highway 5 or the signal sub highway from the time switch device 3. Receive and analyze R2MFC, DTMF, and CCT signals excluding audible tone through the data means Dr line of (5), and transmit the analyzed data information to the control device (1). In order to perform such a signal service, the signal subhighway 5 between the signal service device 2 and the time switch device 3 is used to transmit or receive PCM data in addition to the data loss (Dx) and data reception (Dr) lines. The synchronization signal FS and the clock signal CLK in data bit units are required for mutual synchronization, and the synchronization signal and the clock signal are provided by the time switch device 3 to the signal service device 2.

제2도는 신호 서브하이웨이의 데이터 채널 배정도로서, (6,6')은 동기 펄스와(7 내지 9)는 데이터 채널을 각각 나타낸다.2 shows the data channel double precision of the signal subhighway, where (6, 6 ') represents a sync pulse and (7-9) a data channel, respectively.

신호 서브하이웨이(5)는 32채널(CH0 내지 CH31)로 구성되며 동기펄스(6)의 시작점이 첫번째 데이터CH0(7)이고, 이후 데이터 채널의 순서가 데이터 CH(9)부터 이어져서 차기 동기펄스(6') 발생 바로 직전이 데이터 CH31(8)이 된다.The signal subhighway 5 is composed of 32 channels (CH0 to CH31), the starting point of the synchronous pulse 6 is the first data CH0 (7), and the order of the data channels is continued from the data CH (9) to the next synchronous pulse. Immediately before the occurrence of (6 '), data is CH31 (8).

따라서 한개의 신호 서브하이웨이(5)는 32채널(CH0 내지 CH31)의 PCM 데이터 전송이 가능하며, 이때 각 채널의 PCM 데이터는 8비트 데이터로 구성된다. 이에 의하면 8[KHz]의 동기펄스(6,6')를 사용할 경우 클럭신호(CLK)의 주파수는 8[KHz]×32채널×8비트=2048[KHz]가 사용됨을 알 수가 있으며 1비트의 단위시간이 1/2048[KHz]이므로 약 488[ns]가 된다.Therefore, one signal subhighway 5 can transmit PCM data of 32 channels (CH0 to CH31), where the PCM data of each channel is composed of 8-bit data. According to this, when the 8 [KHz] synchronous pulse (6,6 ') is used, the clock signal CLK has a frequency of 8 [KHz] × 32 channels × 8 bits = 2048 [KHz]. Since unit time is 1/2048 [KHz], it becomes about 488 [ns].

제3도는 본 발명의 개략적 구성도이며 도면에 도시된 바와 같이 (10)은 신호추출장치, (20)은 범용 PC를 각각 나타낸다.3 is a schematic configuration diagram of the present invention, and as shown in the drawing, reference numeral 10 denotes a signal extraction device and 20 denotes a general purpose PC.

신호추출장치(10)는 신호서비스장치(2)와 타임스위치장치(3) 사이를 연결하는 신호 서브하이웨이(5)에서 전송되는 PCM 신호 데이터에 대해 32채널(CH0 내지 CH31)중 임의의 채널을 선정하여 신호를 추출해 내는 기능을 우선적으로 수행하고, 범용 PC(20)는 추출된 신호를 획득한 후, 획득된 PCM 신호를 R2MFC,DTMF,CCT 및 가청 Tone 신호로 분류 및 판정하는 기능을 수행한다.The signal extracting apparatus 10 selects any one of 32 channels (CH0 to CH31) for PCM signal data transmitted from the signal subhighway 5 connecting between the signal service apparatus 2 and the time switch apparatus 3. After selecting and extracting the signal, the general purpose PC 20 performs the function of classifying and determining the obtained PCM signal into R2MFC, DTMF, CCT and audible tone signal after acquiring the extracted signal. .

제4도는 본 발명의 상세한 구성 블럭도이며, 도면에 도시한 바와 같이 (12)는 디멀티 플렉서, (13)은 멀티 플렉서, (14)는 직렬/병렬 변환기, (15)은 카운터, (16)은 비교기, (17)은 포인터, (18)은 입력 플래그 플립플롭, (19)는 범용 PC 인터페이스 회로, (20)은 범용 PC를 각각 나타낸다.4 is a detailed block diagram of the present invention, as shown in the drawing, (12) is a demultiplexer, (13) is a multiplexer, (14) is a serial / parallel converter, (15) is a counter, Reference numeral 16 denotes a comparator, 17 denotes a pointer, 18 denotes an input flag flip-flop, 19 denotes a general purpose PC interface circuit, and 20 denotes a general purpose PC.

각 구성별 동작을 자세하게 살펴보면, 디멀티 플렉서(12)는 신호 서브하이웨이(5)상의 PCM 신호를 채널별로 분배하기 위한 데이터 분배기능을 하며, 타임스위치장치(3)로부터 신호서비스장치(2)로 전송되어 오는 PCM 신호데이터를 획득하기 위한 것으로서 디멀티 플렉서(12) 입력단을 데이타 수신(Dr)라인에 연결한다.Looking at the operation of each configuration in detail, the demultiplexer 12 serves as a data distribution function for distributing the PCM signal on the signal subhighway 5 for each channel, and from the time switch device 3 to the signal service device 2. The demultiplexer 12 input terminal is connected to a data receiving (Dr) line for acquiring PCM signal data transmitted to the PCM.

카운터(15)는 PCM 데이더 라인으로부터 채널별 PCM 데이터를 실시간으로 획득할 수 있도록 신호서비스장치(2)와 타임스위치장치(3) 사이의 신호 서브하이웨이(5)로부터 동기펄스(6)와 클럭신호(CLK)를 공급받으며 그 출력이 디멀티 플렉서(12)와 비교기(16)에 입력되고 멀티 플렉서(13)는 희망하는 채널을 선택하기 위한 채널 선택 기능을 수행하고 선택된 채널이 출력되어 직렬/병렬 변환기(14)에 입력된다.The counter 15 clocks the synchronous pulse 6 and the clock from the signal subhighway 5 between the signal service device 2 and the time switch device 3 so as to obtain PCM data per channel from the PCM data line in real time. The signal CLK is supplied and its output is input to the demultiplexer 12 and the comparator 16, and the multiplexer 13 performs a channel selection function for selecting a desired channel and the selected channel is output. It is input to the serial-to-parallel converter 14.

직렬/병렬 변환기(14)는 멀티 플렉서(13)의 출력단으로부터 나오는 직렬 데이터를 병렬 데이터로 변환하여 범용 PC 인터페이스회로(19)에 출력하여 범용 PC(20)에 전송하기 위한 시프트 레지스터이다. 포인터(17)는 범용 PC로부터 선택 채널 번호를 부여받아 멀티 플렉서(13)와 비교기(16) 및 직렬/병렬 변환기(14)에게 출력하여 선택된 채널 번호를 알리기 위한 채널 포인터로서 동작하며, 비교기(16)는 카운터(15)가 채널 주기를 선택한 상태와 포인터(17)의 선택 채널 번호를 정확히 비교하여 희망 채널의 타임 슬롯(time slot)동안만 직렬/병렬 변환기(14)가 동작하게 하는 기능을 수행하며 입력 플래그 플립플롭(18)은 직렬/병렬 변환기(14)의 데이터 변환 완료 상태의 여부를 비교기(16)와 직렬/병렬 변환기(14)로부터 관련 신호를 받아 범용 PC 인터페이스회로(19)를 통하여 범용 PC(20)에게 알려주기 위한 기능을 수행하며, 범용 PC 인터페이스회로(19)는 범용 PC(20)와 상기의 기능을 수행하는 신호상태 분석장치(10)를 연결하기위한 동작을 한다.The serial / parallel converter 14 is a shift register for converting serial data coming from the output terminal of the multiplexer 13 into parallel data, outputting it to the general purpose PC interface circuit 19, and transferring it to the general purpose PC 20. The pointer 17 receives a selection channel number from the general-purpose PC and outputs it to the multiplexer 13, the comparator 16, and the serial / parallel converter 14, and operates as a channel pointer for informing the selected channel number. 16 has a function of allowing the serial / parallel converter 14 to operate only during a time slot of a desired channel by accurately comparing a state in which the counter 15 selects a channel period with a selected channel number of the pointer 17. The input flag flip-flop 18 receives the related signal from the comparator 16 and the serial / parallel converter 14 to determine whether the data conversion of the serial / parallel converter 14 is completed or not. It performs a function for informing the general purpose PC 20, the general purpose PC interface circuit 19 operates to connect the general purpose PC 20 and the signal state analysis device 10 performing the above function.

상기와 같이 구성되어 동작하는 본 발명은 전전자 교환기의 신호서비스장치에 적용하여 신호서비스장치의 유지 보수와 동작상태를 점검하는데 유용하며 신호 서브하이웨이와 연결된 다른 시스템에서도 서브하이웨이를 전송되고 있는 데이터를 분석할 수 있는 적용 효과가 있다.The present invention constructed and operated as described above is useful for checking the maintenance and operation of the signal service device by applying it to the signal service device of the electronic switchboard, and the data transmitted from the sub-highway in another system connected to the signal sub-highway. There is an application effect that can be analyzed.

Claims (2)

전전자 교환기 신호서비스장치의 신호상태 분석장치에 있어서, 신호서비스장치(2)와 타임스위치장치(3) 사이의 신호 서브하이웨이(5)에 연결되어 획득하는 PCM 신호를 채널별로 분리하는 디멀티 플렉서 수단(12) ; 상기 신호 서브하이웨이 수단(5)에 연결되고, 상기 디멀티 플렉서 수단(12)에 연결되어 디멀티 플렉서(12)를 타임스위치(3)에서 제공하는 동기신호에 상기 디멀티 플렉서(12)을 동기 맞추어 정확히 한 채널만을 주기로 선택하도록 하는 카운터 수단(15) ; 상기 디멀티 플렉서 수단(12)에 연결되어 희망채널을 선택하는 멀티 플렉서 수단(13) ; 상기 멀티 플렉서 수단(13)에 연결되어 멀티 플렉서 수단(13)의 출력인 직렬데이터를 변환하는 직렬/병렬 변환수단(14) ; 상기 디멀티 플렉서 수단(12)과 카운터 수단(15)에 연결되어 희망 채널의 타임슬롯 동안만 상기 직렬/병렬 변환수단(14)을 동작시키게 하는 비교수단(16) ; 상기 직렬/병렬 변환수단(14)과 상기 비교수단(16)에 연결되어 직렬/병렬 변환수단(14)의 데이터 변환 완료 상태의 여부를 출력하는 입력 플래그 플립플롭 수단(18) ; 상기 직렬/병렬 변환수단(14)과 입력 플래그 플립플롭수단(18)에 연결되어 범용 PC 인터페이스 기능을 하는 범용 PC 인터페이스 회로수단(19) ; 상기 범용 PC 인터페이스 회로수단(19)에 연결되어 선택 채널 번호를 부여받아 상기 멀티 플렉서 수단(13)과 비교수단(16)에 전달하는 포인터수단(17) ; 상기 범용 PC 인터페이스 회로수단(19)에 연결되어 추출된 PCM 신호의 상태를 분석하는 범용 PC 수단(20)으로 구성된 것을 특징으로 하는 신호서비스장치의 신호상태 분석장치.In the signal state analysis device of the electronic switching system signal service device, a demultiplexer which is connected to the signal subhighway (5) between the signal service device (2) and the time switch device (3) and separates the PCM signal obtained by the channel for each channel. Lexer means 12; The demultiplexer 12 connected to the signal subhighway means 5 and connected to the demultiplexer means 12 to provide a demultiplexer 12 with a synchronization signal provided by the time switch 3. Counter means 15 for selecting only one channel periodically in synchronization with; Multiplexer means (13) connected to said demultiplexer means (12) to select a desired channel; Serial / parallel conversion means (14) connected to the multiplexer means (13) for converting serial data which is an output of the multiplexer means (13); Comparison means (16) connected to said demultiplexer means (12) and a counter means (15) to operate said serial / parallel conversion means (14) only during timeslots of a desired channel; Input flag flip-flop means (18) connected to the serial / parallel conversion means (14) and the comparison means (16) to output whether data conversion completion state of the serial / parallel conversion means (14) is present; General purpose PC interface circuit means (19) connected to said serial / parallel conversion means (14) and input flag flip-flop means (18) to function as a universal PC interface; Pointer means (17) connected to the general purpose PC interface circuit means (19) and given a selection channel number and transmitted to the multiplexer means (13) and the comparison means (16); Signal state analysis device of a signal service device, characterized in that the general PC means 20 is connected to the general purpose PC interface circuit means 19 to analyze the state of the extracted PCM signal. 제1항에 있어서, 상기 카운터 수단(15)은, 채널별 PCM 데이터를 실시간으로 획득할 수 있도록 상기 신호서비스장치 수단(2)과 상기 타임스위치장치 수단(3) 사이의 상기 신호 서브하이웨이(5)로부터 상기 동기신호(FS) 및 상기 클럭신호(CLK)를 공급받도록 구성된 것을 특징으로 하는 신호 서비스장치의 신호상태 분석장치.The signal subhighway (5) between the signal service device means (2) and the time switch device means (3) according to claim 1, characterized in that the counter means (15) is adapted to obtain PCM data for each channel in real time. Signal processing device, characterized in that configured to receive the synchronization signal (FS) and the clock signal (CLK).
KR1019900022835A 1990-12-31 1990-12-31 Signal status analysis device KR930006897B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022835A KR930006897B1 (en) 1990-12-31 1990-12-31 Signal status analysis device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022835A KR930006897B1 (en) 1990-12-31 1990-12-31 Signal status analysis device

Publications (2)

Publication Number Publication Date
KR920014067A KR920014067A (en) 1992-07-30
KR930006897B1 true KR930006897B1 (en) 1993-07-24

Family

ID=19309250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022835A KR930006897B1 (en) 1990-12-31 1990-12-31 Signal status analysis device

Country Status (1)

Country Link
KR (1) KR930006897B1 (en)

Also Published As

Publication number Publication date
KR920014067A (en) 1992-07-30

Similar Documents

Publication Publication Date Title
JP3512948B2 (en) Communication measuring instrument
IT8224613A1 (en) NUMERICAL MULTIPLEX COMMUNICATIONS SYSTEM OF THE DISCONNECTION AND CHANNEL INSERTION TYPE
GB2160391A (en) Synchronising the telephone switching systems
KR930006897B1 (en) Signal status analysis device
CA1194192A (en) Circuitry for recovery of data from certain bit positions of a t1 span
KR920002269B1 (en) Apparatus for changing channel data speed and concentrating channel data
KR960002833B1 (en) Matching device between protocol tester and subhighway
US5506843A (en) Subscriber group digital transmitter
KR960027705A (en) Protocol Analyzer Matching Device
JP2689508B2 (en) Multiple information transmission processor for digital protection relay system
US4847836A (en) Circuit arrangement for synchronizing the units in the switching exchanges and repeaters of a time-division multiplex transmission system
KR100200571B1 (en) Apparatus for multi-/demulti-plexing of frame data in an electronic exchange
CA1263899A (en) Synchronization circuitry for duplex digital span equipment
SU1562924A1 (en) Multichannel device for connection of subscribers to common trunk
KR0182679B1 (en) Matching circuit between spm and pcm
KR100493588B1 (en) Apparatus and Method for Converting μ-law and A-law in Switch
KR100193058B1 (en) Mutual connecting apparatus using nas and cept in voice service network
KR100200044B1 (en) 64 sub-highway multiplexing method
KR100350475B1 (en) Circuit for connecting voice channel to another device in terminal unit
SU1681398A1 (en) Time-division commutator
KR930015413A (en) ISDN Primary Group Speed Multiplexer
RU2124267C1 (en) Remote telemetry and control device for user sets in distributed networks
KR910005489B1 (en) Apparatus for signal transformation between systems having different chanels in a frame
KR910006678B1 (en) Apparatus for interfacing between telecommunication line and data terminal equipment
KR900002476B1 (en) Synchronization signal generation in time division multiple access system and coupling circuit of master and salve data

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee