KR950035049A - 증분 출력 전류 발생회로 - Google Patents

증분 출력 전류 발생회로 Download PDF

Info

Publication number
KR950035049A
KR950035049A KR1019950007865A KR19950007865A KR950035049A KR 950035049 A KR950035049 A KR 950035049A KR 1019950007865 A KR1019950007865 A KR 1019950007865A KR 19950007865 A KR19950007865 A KR 19950007865A KR 950035049 A KR950035049 A KR 950035049A
Authority
KR
South Korea
Prior art keywords
current
output
voltage
incremental
generating circuit
Prior art date
Application number
KR1019950007865A
Other languages
English (en)
Inventor
우 앤
Original Assignee
레이 프리쯔
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이 프리쯔, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 레이 프리쯔
Publication of KR950035049A publication Critical patent/KR950035049A/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

증분 출력 전류 발생회로는 다음에 증배되어지는 바이어스 전류를 추종하는 기준 전류 및 기준 전압이 설정되는 곳에서 나타난다. 사전결정된 전압 기준점의 세트는 설정되어지고 증배된 전류는 이에 공급되어진다. 램핑 입력 전압은 비교기에 의해 설정된 전압 기준점에 비교되어진다. 비교기의 출력은 전압의 값이 초과되는 최고 전압 기준점을 플래그한다. 이러한 출력은 전류 발생기에 의해 감지되어짐으로써 출력 소오스 전류로서 출력에서 전달되어지도록 기준 전류의 사전결정된 부분을 제공하게 된다. 이러한 방식으로, 증분 출력 소오스 전류는 입력 전압 레벨에 따라 발생되어지고 설정된 기준 전류의 값에 의해 증분적으로 사전결정되어 발생되어진다.

Description

증분 출력 전류 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 증분 출력 전류 발생회로의 일실시예의 블럭도.

Claims (35)

  1. 가) 기준 전류가 통하도록 그리고 기준 전압이 걸리도록 발생시키는 기준 발생 수단과, 나) 기준 발생 수단의 기준 전압 및 기준 전류에 접속되어 이를 통하는 기준 전류를 증배시켜 출력으로서 이용가능한 증배된 전류를 만드는 전류 증배 수단과, 다) 전류 증배 수단 및 기준 발생 수단사이에 전기적으로 접속되어 입력에서 전류 증배 수단의 출력 증배된 전류를 어셉트하고 출력에서 억세스가능한 이에 걸리는 적어도 하나의 전압 기준점을 설정하는 저항성 소자를 포함하는 전압 기준 수단과, 라) 입력에서 적어도 하나의 전압 기준점 출력 양쪽과 인터페이스하고, 입력 전압의 레벨에 대한 기준점을 비교하고 이로부터 유도된 출력을 구비하는 비교기 수단과, 마) 기준 발생 수단의 기준 전압을 억세스하고 입력에서 비교기 수산의 출력과 인터페이스하고 출력에서 전류를 발생시키는 전류 출력 수단으로 구성되는 것을 특징으로 하는 증분 전류 발생회로.
  2. 제1항에 있어서, 기준 발생 수단은 그 한 단부에는 소오스 전압 파워 서플라이에 접속된 적어도 하나의 트랜지스터를, 그리고 그 다른 단부에서는 전류 미러를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  3. 제2항에 있어서, 전류 미러 수단은 바이어스 전류를 기준 전류에 추종시키도록 적어도 두개의 트랜지스터를 구비하고 거기에 바이어스 전압이 걸리고 바이어스 전류가 흐르는 것을 특징으로 하는 증분 전류 발생회로.
  4. 제3항에 있어서, 슬립-모드 수단은 전류 미러 수단으로 구성되는 적어도 하나의 트랜지스터를 포함하고 기준 전류를 턴 온/오프시키도록 상태 발생 라인을 구비하는 것을 특징으로 하는 증분 전류 발생회로.
  5. 제1항에 있어서, 전류 증배 수단은 이를 통하는 기준 전류의 증배를 실행하도록 구성된 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  6. 제1항에 있어서, 전류 증배 수단은 이를 통하는 기준 전류의 사전결정된 증배를 실행하도록 구성된 네개의 트랜지스터로 된 하나의 뱅크를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  7. 제6항에 있어서, 트랜지스터의 뱅크에서 트랜지스터는 서로 상이한 전류 전달 퍼센트 특성을 갖는 것을 특징으로 하는 증분 전류 발생회로.
  8. 제6항에 있어서, 트랜지스터의 뱅크는 각각 병렬로 접속되는 것을 특징으로 하는 증분 전류 발생회로.
  9. 제1항에 있어서, 전류 증배 수단은 전압 기준 수단에 설정된 기준 전압상에 트리거되는 증배된 기준 전류 출력을 갖는 소오스 전류 발생기를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  10. 제1항에 있어서, 입력 전압의 레벨과 비교하여 더 미세한 기준 증분을 제공하기 위해서 출력으로 억세스 가능한 각각의 포인트에서 이에 걸리는 다수의 전압 기준점을 설정하는 다수의 저항성 소자를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  11. 제1항에 있어서, 비교기 수단은 전압 기준 수단으로부터 기준 출력으로 접속되고 그들 사이의 비교를 위해 입력 전압으로 접속된 적어도 하나의 전압 비교기를 포함하는 것을 특징으로 하는 증분 전류 발생 회로.
  12. 제1항에 있어서, 비교기 수단은 전압 기준 수단으로부터 기준 출력으로 접속되고 그들 상이의 비교를 위해 입력 전압으로 접속되고 반전된 출력을 갖는 적어도 하나의 전압 비교기를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  13. 제1항에 있어서, 전류 출력 수단은 전류를 인에이블시키기 위하여 비교기 수단의 출력에 의해 입력에서 스위치가능한 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  14. 제1항에 있어서, 전류 출력 수단은 적어도 두개의 트랜지스터를 포함하고, 여기서 제1트랜지스터는 비교기 수단의 출력에 의해 입력에서 활성화되어지는 제2트랜지스터에 의해 스위치가능한 이를 통하는 전류를 제공하는 것을 특징으로 하는 증분 전류 발생회로.
  15. 가) 기준 전류가 통하도록 그리고 기준 전압이 걸리도록 발생시키는 기준 발생 수단과, 나) 기준 발생 수단의 기준 전압 및 기준 전류에 접속되어 이를 통하는 기준 전류를 증배시키 출력으로서 이용가능한 증배된 전류를 만드는 전류 증배 수단과, 다) 전류 증배 수단 및 기준 발생 수단사이에 전기적으로 접속되어 입력에서 전류 증배 수단의 출력 증배된 전류를 어셉트하고 출력에서 억세스가능한 이에 걸리는 적어도 하나의 전압 기준점을 설정하는 저항성 소자를 포함하는 전압 기준 수단과, 라) 입력에서 적어도 하나의 전압 기준점 출력 양쪽과 인터페이스하고, 입력 전압의 입력 레벨에 대한 기준점을 비교하고 적어도 두개의 출력을 구비하는 비교기 수단과, 마) 후-비교 안정성을 위해 비교기 수단으로부터 적어도 하나의 출력에 접속된 래칭 수단과, 바) 비교기 수단의 적어도 하나의 출력에 접속되어 래칭 수단의 리세트를 인에블시키는 리세트 수단과, 사) 기준 발생 수단의 기준 전압을 억세스하고 입력에서 비교기 수단의 출력과 인터페이스하고 출력에서 전류를 발생시키는 전류 출력 수단으로 구성되는 것을 특징으로 하는 증분 전류 발생회로.
  16. 제16항에 있어서, 기준 발생 수단은 그 한 단부에서 소오스 전압 파워 서플라이에 접속된 적어도 하나의 트랜지스터 및 그 다른 단부에서 전류 미러를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  17. 제17항에 있어서, 전류 미러 수단은 기준 전류로 바이어스 전류를 추종시키도록 적어도 두개의 트랜지스터를 포함하고, 이에 바이어스 전압이 걸리고 바이어스 전류가 이를 통하는 것을 특징으로 하는 증분 전류 발생회로.
  18. 제18항에 있어서, 전류 미러 수단으로 구성되는 적어도 하나의 트랜지스터를 포함하고 기준 전류를 턴온/오프시키도록 상태 발생 라인을 구비하는 것을 특징으로 하는 증분 전류 발생회로.
  19. 제16항에 있어서, 전류 증배 수단은 이를 통하는 기준 전류의 증배를 실행하도록 구성된 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  20. 제16항에 있어서, 전류 증배 수단은 이를 통하는 기준 전류의 사전결정된 증배를 실행하도록 구성되어진 네개의 트랜지스터로 된 하나의 뱅크를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  21. 제21항에 있어서, 트랜지스터의 뱅크에서 트랜지스터는 상이한 전류 전달 퍼센트 특성을 가지는 것을 특징으로 하는 증분 전류 발생회로.
  22. 제21항에 있어서, 트랜지스터의 뱅크는 각각 병렬로 접속되는 것을 특징으로 하는 증분 전류 발생회로.
  23. 제16항에 있어서, 전류 증배 수단은 전압 기준 수단에 설정되어진 기준 전압상에 트리거되는 증배 기준 전류 출력을 갖는 소오스 전류 발생기를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  24. 제16항에 있어서, 입력 전압의 레벨과 비교하여 더 미세한 기준 증분을 제공하기 위해서 출력으로 억세스가능한 각각의 포인트에서 이에 걸리는 다수의 전압 기준점을 설정하는 다수의 저항성 소자를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  25. 제16항에 있어서, 비교기 수단은 전압 기준 수단으로부터 기준 출력으로 접속되고 그들 사이의 비교를 위해 입력 전압으로 접속된 적어도 하나의 전압 비교기를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  26. 제16항에 있어서, 비교기 수단은 전압 기준 수단으로부터 기준 출력으로 접속되고 그들 사이의 비교를 위해 입력 전압으로 접속되고 반전된 출력을 갖는 적어도 하나의 전압 비교기를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  27. 제16항에 있어서, 전류 출력 수단은 전류를 인에이블시키기 위하여 비교기 수단의 출력에 의해 입력에서 스위치가능한 적어도 하나의 트랜지스터를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  28. 제16항에 있어서, 전류 출력 수단은 적어도 두개의 트랜지스터를 포함하고, 여기서 제1트랜지스터는 비교기 수단의 출력에 의해 입력에서 활성화되어지는 제2트랜지스터에 의해 스위치가능한 이를 통하는 전류를 제공하는 것을 특징으로 하는 증분 전류 발생회로.
  29. 제29항에 있어서, 래칭 수단은 적어도 하나의 NOR 게이트를 포함하고, 전류 출력 수단으로의 입력이전에 출력 신호의 반전을 위하여 적어도 하나의 NOR 게이트의 출력에 접속된 동일한 갯수의 인버터를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  30. 제16항에 있어서, 전류 출력 수단은 적어도 두개의 트랜지스터를 포함하고, 여기서 제1트랜지스터는 비교기 수단의 출력에 의해 입력에서 활성화되어지는 제2트랜지스터에 이해 스위치가능한 이를 통하는 전류를 제공하는 것을 특징으로 하는 증분 전류 발생회로.
  31. 가) 기준 전류가 통하도록 그리고 기준 전압이 걸리도록 발생시키고, 기준 전류로 바이어스 전류를 추종시키도록 적어도 두개의 트랜지스터를 포함하고, 바이어스 전압이 이에 걸리고 바이어스 전류가 이를 통하는 기준 발생 수단과, 나) 기준 발생 수단의 기준 전압 및 기준 전류에 접속되어 이를 통하는 기준 전류를 증배시켜 출력으로서 이용가능한 증배된 전류를 만들고, 이를 통하는 기준 전류의 사전결정된 증배를 실행하도록 구성된 네개의 트랜지스터로 이루어진 뱅크를 포함하는 전류 증배 수단과, 다) 전류 증배 수단 및 기준 발생 수단사이에 전기적으로 접속되어 입력에서 전류 증배 수단의 출력 증배된 전류를 업셉트하고 출력에서 억세스 가능한 이에 걸리는 적어도 하나의 전압 기준점을 설정하는 저항성 소자를 포함하고, 입력 전압의 레벨과의 비교를 위한 더 미세한 기준 증분을 제공하기 위해서 출력으로서 억세스가능한 각각의 점에 걸리는 다수의 전압 기준 점을 설정하도록 다수의 저항성 소자를 포함하는 전압 기준 수단과, 라) 입력에서 적어도 하나의 전압 기준점 출력 양쪽과 인터페이스하고, 입력 전압의 레벨에 대한 기준점을 비교하고 이로부터 유도된 출력을 가지고, 전압 기준 수단으로부터 기준 출력으로 그리고 그 사이의 비교를 위하여 입력 전압으로 접속된 적어도 하나의 전압 비교기를 포함하고 적어도 두개의 출력을 구비하는 비교기 수단과, 마) 비교기 수단의 적어도 하나의 출력에 접속되어 비교기 수단의 출력에 대해 래치시키는 래칭 수단과, 바) 비교기 수단의 적어도 하나의 출력에 접속되어 래칭수단의 리세트를 인에이블시키는 리세트 수단과, 사) 기준 발생 수단의 기준 전압을 억세스하고 입력에서 비교기 수단의 출력과 인터페이스하고 출력에서 전류를 발생시키고, 적어도 두개의 비교기 수단을 포함하는 전류 출력 수단으로 이루어지고, 여기서 제1트랜지스터는 비교기 수단의 출력에 의해 입력에서 활성화되는 제2트랜지스터에 의해 스위치가능하고 이를 통하는 전류를 제공하는 것을 특징으로 하는 증분 전류 발생회로.
  32. 제32항에 있어서, 슬립-모드 수단은 전류 미러 수단으로 구성되는 적어도 하나의 트랜지스터를 포함하고 기준 전류를 턴 온/오프시키도록 상태 발생 라인을 구비하는 것을 특징으로 하는 증류 전류 발생회로.
  33. 제32항에 있어서, 전류 증배 수단은 전압 기준 수단에 설정된 기준 전압상에 트리거되는 증배된 기준 전류 출력을 갖는 소오스 전류 발생기를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
  34. 제32항에 있어서, 비교기 수단은 반전된 출력을 갖는 것을 특징으로 하는 증분 전류 발생회로.
  35. 제32항에 있어서, 래칭 수단은 비교기 수단의 출력에 대해서 그 입력에서 억셉트하는 적어도 하나의 게이트를 포함하고, 전류 출력 수단으로의 입력이전에 출력 신호의 그 반전을 위하여 적어도 하나의 게이트의 출력에 접속된 인버터의 동일한 갯수를 포함하는 것을 특징으로 하는 증분 전류 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007865A 1994-04-11 1995-04-04 증분 출력 전류 발생회로 KR950035049A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/226,163 US5608314A (en) 1994-04-11 1994-04-11 Incremental output current generation circuit
US8/226163 1994-04-11

Publications (1)

Publication Number Publication Date
KR950035049A true KR950035049A (ko) 1995-12-30

Family

ID=22847820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007865A KR950035049A (ko) 1994-04-11 1995-04-04 증분 출력 전류 발생회로

Country Status (5)

Country Link
US (1) US5608314A (ko)
EP (1) EP0676684A3 (ko)
JP (1) JPH086655A (ko)
KR (1) KR950035049A (ko)
TW (1) TW279284B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362767B1 (en) * 1999-03-22 2002-03-26 The Board Of Trustees Of The Leland Stanford Junior University Methods for simultaneous analog-to-digital conversion and multiplication
DE10209517A1 (de) * 2002-03-04 2003-06-26 Infineon Technologies Ag Abstimmbares, kapazitives Bauteil und LC-Oszillator mit dem Bauteil
JP4177364B2 (ja) * 2005-09-12 2008-11-05 三菱電機株式会社 定電圧制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832624A (en) * 1973-09-06 1974-08-27 Allis Chalmers Group blanking control for cycloconverter
JPS592410A (ja) * 1982-06-28 1984-01-09 Sony Corp 電流増幅器
EP0197965B1 (en) * 1984-10-01 1991-01-16 AT&T Corp. A field effect transistor current source
GB2222884A (en) * 1988-09-19 1990-03-21 Philips Electronic Associated Temperature sensing circuit
US5355077A (en) * 1992-04-27 1994-10-11 Dell U.S.A., L.P. High efficiency regulator with shoot-through current limiting
US5291446A (en) * 1992-10-22 1994-03-01 Advanced Micro Devices, Inc. VPP power supply having a regulator circuit for controlling a regulated positive potential

Also Published As

Publication number Publication date
JPH086655A (ja) 1996-01-12
EP0676684A2 (en) 1995-10-11
US5608314A (en) 1997-03-04
EP0676684A3 (en) 1998-03-04
TW279284B (ko) 1996-06-21

Similar Documents

Publication Publication Date Title
KR910019334A (ko) 기준 발생기
KR940010061A (ko) 기준전류 발생회로
KR940022550A (ko) 고전압 발생 장치
KR920001518A (ko) 반도체 집적회로
KR970051145A (ko) 전위 발생회로
KR930024162A (ko) 반도체 기억 장치
KR950006850A (ko) 선택기 회로
KR970003216A (ko) 반도체 메모리 장치의 내부 전원전압 발생 회로
KR950010370A (ko) 캐스코드를 구비하는 래칭 제로-파워 감지 증폭기
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
US6211709B1 (en) Pulse generating apparatus
KR880008336A (ko) 반도체 집적회로 장치
KR910020731A (ko) 반도체장치 및 그 번인방법
KR970051107A (ko) 내부전원전압 공급장치
KR950035049A (ko) 증분 출력 전류 발생회로
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR930020847A (ko) 기준전류 발생회로
KR920018754A (ko) 반도체 메모리 회로
KR970060248A (ko) 신호 발생기
KR900019367A (ko) 펄스형 신호 발생 회로
KR950022114A (ko) 프리차지 전압 발생회로
KR910004201B1 (ko) 지연회로
KR970029751A (ko) 기준전압 발생 회로
KR950022117A (ko) 반도체 소자의 데이타 출력장치
KR970008171A (ko) 반도체 메모리 소자의 펄스 폭 제어 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid