Claims (10)
영상신호로부터 분리된 수평동기 신호를 받아서, 그 수평동기펄스의 플링엣지에서부터 소정 시간동안 이어지면, 정상적인 수평동기 펄스로 간주하여 제어신호를 발생시키는 수단; 및 상기 제어신호를 받아 상기 제어 신호의 주기동안 초기화된 후, 상기 제어신호가 끝나면 고주파 클럭을 카운트하여 다음번 수평동기펄스의 플링엣지보다 소정시간 빠르게 의사랜덤 클럭을 발생하는 수단을 포함하는 것을 특징으로 하는 수평동기예측기.Means for receiving a horizontal synchronizing signal separated from the video signal and generating a control signal considering it as a normal horizontal synchronizing pulse if it continues for a predetermined time from the fling edge of the horizontal synchronizing pulse; And receiving the control signal and initializing it for a period of the control signal, and when the control signal ends, counts a high frequency clock to generate a pseudo-random clock a predetermined time earlier than a fling edge of the next horizontal synchronous pulse. Horizontal synchronous predictor.
제1항에 있어서, 제어신호발생수단은 상기 수평동기펄스를 고주파 클럭에 따라서 소정시간 시프트시키는 수단; 및 상기 시프트수단으로부터의 출력과 고주파클럭에 따라 셋팅된 신호를 받아 소정의 제어신호를 생성하는 수단을 포함하는 것을 특징으로 하는 수평동기 예측기.2. The apparatus of claim 1, wherein the control signal generating means comprises: means for shifting the horizontal synchronization pulses for a predetermined time in accordance with a high frequency clock; And means for receiving a signal set according to the output from the shift means and a high frequency clock to generate a predetermined control signal.
제2항에 있어서, 상기 시프트수단은 상기 수평동기펄스를 반전시키는 제1인버터; 상기 고주파클럭을 반전시키는 제2인버터; 상기 반전된 고주파클럭에 따라서 상기 반전된 수평동기펄스를 플립플롭하는 제1플립플롭; 상기 반전된 수평동기펄스에 의해 클리어되고, 상기 제1플립플롭의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제1시프트레지스터; 및 상기 제1시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제1시프트레지스터를 포함하는 것을 특징으로 하는 수평동기예측기.3. The apparatus of claim 2, wherein the shift means comprises: a first inverter for inverting the horizontal synchronous pulse; A second inverter for inverting the high frequency clock; A first flip flop for flipping the inverted horizontal synchronous pulse according to the inverted high frequency clock; A first shift register cleared by the inverted horizontal sync pulse and shifted by the inverted high frequency clock upon receiving the output of the first flip flop; And a first shift register receiving the output of the first shift register and shifting by the inverted high frequency clock.
제3항에 있어서, 상기 제어신호생성수단은 상기 제2시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 따라 플립플롭하는 제2플립플롭; 상기 제2플립플롭의 출력을 반전하는 제3인버터; 상기 제2시프트레지스터의 출력과 상기 제3인버터의 출력을 받아 NAND연산하여 소정의 제어신호를 출력하는 NAND게이트를 포함하는 것을 특징으로 하는 수평동기예측기.4. The apparatus of claim 3, wherein the control signal generating means comprises: a second flip flop that receives an output of the second shift register and flips a flop according to the inverted high frequency clock; A third inverter for inverting the output of the second flip flop; And a NAND gate receiving the output of the second shift register and the output of the third inverter and performing NAND operation to output a predetermined control signal.
제2항에 있어서 상기 의사 랜덤클럭 발생수단은 상기 제어신호에 의해 클리어 되어 상기 반전된 고주파클럭을 카운팅하는 카운터; 및 상기 카운터의 출럭들을 NOR연산 하여 의사랜덤클럭을 발생하는 NOR케이트를 포함하는 것을 특징으로 하는 수평동기예측기.3. The apparatus of claim 2, wherein the pseudo random clock generating means comprises: a counter that is cleared by the control signal and counts the inverted high frequency clock; And a NOR gate for generating a pseudo random clock by NOR operation of the outputs of the counter.
제5항에 있어서, 상기 시프트수단은 상기 수평동기펄스를 반전시키는 제1인버터; 상기 고주파클럭을 반전 시키는 제2인버터; 상기 반전된 고주파클럭에 따라서 상기 반전된 수평동기펄스를 플립플롭하는 제1플립플롭; 상기 반전된 수평동기펄스에 의해 클리어되고, 상기 제1플립플롭의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제1시프트레지스터; 및 상기 제1시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 의해 시프팅하는 제2시프트레지스터를 포함하는 것을 특징으로 하는 수평동기예측기.6. The apparatus of claim 5, wherein the shift means comprises: a first inverter for inverting the horizontal synchronous pulse; A second inverter for inverting the high frequency clock; A first flip flop for flipping the inverted horizontal synchronous pulse according to the inverted high frequency clock; A first shift register cleared by the inverted horizontal sync pulse and shifted by the inverted high frequency clock upon receiving the output of the first flip flop; And a second shift register receiving the output of the first shift register and shifting by the inverted high frequency clock.
제6항에 있어서, 상기 제어신호생성수단은, 상기 제2시프트레지스터의 출력을 받아 상기 반전된 고주파클럭에 따라 플립플롭하는 제2플립플롭; 상기 제2플립플롭의 출력을 반전하는 제3인버터; 상기 제2시프트레지스터의 출력과 상기 제3인버터의 출력을 받아 NAND연산하여 소정의 제어신호를 출력하는 NAND게이트를 포함하는 것을 특징으로 하는 수평동기예측기.7. The apparatus of claim 6, wherein the control signal generating means comprises: a second flip flop that receives an output of the second shift register and flips a flop according to the inverted high frequency clock; A third inverter for inverting the output of the second flip flop; And a NAND gate receiving the output of the second shift register and the output of the third inverter and performing NAND operation to output a predetermined control signal.
제1항에 있어서, 상기 제어신호발생수단은 입력되는 수평동기펄스가 3.125us 이상 계속이어지면 상기 소정의 제어신호를 발생하는 것을 특징으로 하는 수평동기예측기.2. The horizontal synchronous predictor according to claim 1, wherein the control signal generating means generates the predetermined control signal when the input horizontal synchronous pulse continues for more than 3.125us.
제 8항에 있어서 상기 의사 랜덤클럭 발생수단은 상기 제어신호가 입력완료되면, 58.25us 정도 지난뒤어 의사랜덤클럭을 발생하는 것을 특징으로 하는 수평동기예측기.9. The horizontal synchronous predictor of claim 8, wherein the pseudo random clock generating means generates a pseudo random clock after about 58.25us when the control signal is completed.
제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 의사 랜덤클럭 발생수단은 상기 영상신호의 프론트포치(front porch)에서 의사랜덤클럭을 발생시키는 특징으로 하는 수평동기예측기.10. The horizontal synchronous predictor according to any one of claims 1 to 9, wherein the pseudo random clock generating means generates a pseudo random clock at the front porch of the video signal.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.