KR950020237A - 낮은 양자화 효과를 갖는 무한 임펄스 응답 필터 및 디지탈 입력신호 필터링 방법 - Google Patents
낮은 양자화 효과를 갖는 무한 임펄스 응답 필터 및 디지탈 입력신호 필터링 방법 Download PDFInfo
- Publication number
- KR950020237A KR950020237A KR1019940031636A KR19940031636A KR950020237A KR 950020237 A KR950020237 A KR 950020237A KR 1019940031636 A KR1019940031636 A KR 1019940031636A KR 19940031636 A KR19940031636 A KR 19940031636A KR 950020237 A KR950020237 A KR 950020237A
- Authority
- KR
- South Korea
- Prior art keywords
- biquad
- parallel
- filter
- digital
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
병렬 IIR필터(100)는 낮은 양자화 효과를 가지며 상수에 의한 디지탈 입력 신호와, 바이쿼드 필터(104,105)의 임의의 수를 승산시키는 멀티플라이어(103)를 포함한다. 멀티플라이어(103) 출력 및 각각의 바이쿼드 필터(104,105)는 합산 장치(106)에서 함께 합산되어 IIR필터(100)의 출력 신호를 제공한다 IIR필터(100)는 그 전달 함수를 직렬 형태 전달 함수로써 우선 표현한 후, 상수를 각각의 직렬 형태 바이쿼드 항중 상수 항의 곱(product)으로써 계산한다. IIR필터(100)는 직렬 형태 전달 함수를 부분적으로 분해하여 제1차 항을 제공하고, 제1차항의 분자계수를 계산한다. 분해된 항의 쌍이 재결합되어 병렬 형태 전달 함수를 제공하고, 그로부터 병렬 형태 계수가 취해져서 바이쿼드 필터(104,105)에 인가된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 병렬 IIR필터를 작동시키는 디지탈 처리 시스템을 블럭 다이어그램 형태로 도시한 예시도,
제3도는 제2도의 산술 논리 유니트(ALU)를 블럭 다이어그램을 예시한 도시도.
Claims (4)
- 낮은 양자화 효과를 갖는 병렬 무한 임펄스 응답(IIR) 필터(100)에 있어서, 관련된 상수를 가지며, 디지탈 신호를 수신하는 입력단자와, 제1중간 신호를 제공하는 출력단자를 갖는 멀티플라이어(103)와, 상기 디지탈 신호를 수신하는 입력단자와 대응하는 중간 바이쿼드 신호를 제공하는 출력 단자를 각기 갖는 다수의 디지탈 바이쿼드 필터(104,105)와, 상기 멀티플라이어(103)의 상기 출력 단자에 결합된 제1입력단자와, 각 디지탈 바이쿼드 필터 부분(104,105)의 출력단자에 결합된 제2입력 단자와, 병렬 IIR필터(100)의 출력신호(107)를 제공하는 출력단자를 갖는 출력 합산 장치(106)와, 상기 다수의 디지탈 바이쿼드 필터 각각에 계수를 제공하는 처리 수단(55,60)을 구비하며, 상기 처리 수단이, 분자 및 분모를 각기 갖는 다수의 직렬 형태 바이쿼드 항의 곱(product)으로 되는 직렬 IIR필터 전달 함수로써 병렬 IIR 필터(100)의 전달 함수를 표현하는(142) 표현 수단과, 대응하는 다수의 제1차 항중 제1차 항 쌍을 제공하기 위해 각 직렬 형태 바이쿼드 항을 분해하는(143) 분해수단과, 각 제1차 항에 대해 제1 및 제2 중간 분자 계수를 계산하는(144) 계산 수단과, 다수의 병렬 형태 바이쿼드 항을 제공하기 위해 상기 다수의 제1차 항의 쌍을 결합하는(145) 결합수단과, 각 병렬 형태 바이쿼드 항의 제1 및 2 분자계수와 제1 및 2 분모 계수를 병렬 IIR필터(100)의 다수의 디지탈 바이쿼드 필터(104,105)중 대응하는 필터에 인가하는(147) 응용 수단과, 대응하는 제1 및 2분자계수와 대응하는 제1 및 2분모 계수에 의해 결정되듯이 다수의 디지탈 바이쿼드 필터(104,105)를 사용해서 출력 신호를 제공하기 위해 상기 디지탈 신호를 필터하는(149) 병렬IIR필터(100)를 구비하는 것을 특징으로 하는 낮은 양자화 효과를 갖는 병렬 무한 임펄스 응답(IIR) 필터(100).
- 낮은 양자화 효과를 갖는 병렬 무한 임펄스 응답 필터(100)에 있어서, 관련된 상수를 가지며, 디지탈 신호를 수신하는 입력단자와, 제1중간 신호를 제공하는 출력단자를 갖는 멀티플라이어(103)와, 상기 디지탈 신호를 수신하는 입력단자와 대응하는 중간 바이쿼드 신호를 제공하는 출력 단자를 각기 갖는 다수의 디지탈 바이쿼드 필터(104,105)와, 상기 멀티플라이어(103)의 상기 출력 단자에 결합된 제1입력단자와, 각 디지탈 바이쿼드 필터 부분(104,105)의 출력단자에 결합된 제2입력 단자와, IIR필터(107)의 출력신호를 제공하는 출력단자를 갖는 출력 합산 장치(106)와, 상기 멀티플라이어(103)에 동작적으로 결합되고, 분자 및 분모를 각기 갖는 다수의 직렬 형태 바이쿼드 항의 곱(product)으로 되는 직렬 IIR필터 전달 함수로써 병렬 IIR 필터(100)의 전달 함수를 표현하며(142), 상기 다수의 직렬 형태 바이쿼드 항 각각의 상수 항의 곱(product)으로써 상기 상수(K)를 계산하고 상기 상수를 멀티플라이어(103)에 인가하는 데이타 처리 장치(55,60)를 구비하며, 상기 병렬IIR필터(100)는 상기 상수에 의해 결정되듯이 상기 멀티플라이어(103)를 사용해서 상기 디지탈 신호를 필터링하는(149) 것을 특징으로 하는 낮은 양자화 효과를 갖는 병렬 무한 임펄스 응답(IIR) 필터(100).
- 병렬 무한 임펄스 응답(IIR) 필터(100)를 사용해서 디지탈 입력 신호를 필터링하는 방법에 있어서, 분자 및 분모를 각기 갖는 다수의 직렬 형태 바이쿼드 항의 곱(product)으로 되는 직렬 형태 전달 함수로써 병렬IIR필터(100)의 전달 함수를 표현하는(142) 단계와, 대응하는 다수의 제1차 항중 제1차항 쌍을 제공하기 위해 각각의 직렬 형태 바이쿼드 항을 분해하는(143) 단계와, 각각의 제1차 항에 대해 제1 및 2 중간 분자 계수를 계산하는(144) 단계와, 다수의 병렬 형태 바이쿼드 항을 제공하기 위해 상기 다수의 제1차 항중 쌍을 결합하는(145) 단계와, 각각의 병렬 형태 바이쿼드 항의 제1 및 2분자 계수와 제1 및 2 분모 계수를 병렬IIR필터(100)의 다수의 바이쿼드 필터(104,105)중 대응하는 필터에 인가하는(148) 단계와, 대응하는 제1 및 2 분자 계수와 대응하는 제1 및 2 분모 계수에 의해 결정되듯이 상기 다수의 바이쿼드 필터(104,105)를 사용해서 디지탈 출력 신호를 제공하기 위해 병렬IIR필터(100)로써 디지탈 입력 신호를 필터링(149)하는 단계를 구비하는 것을 특징으로 하는 디지탈 입력 신호 필터링 방법.
- 병렬 무한 임펄스 응답(IIR) 필터(100)를 사용해서 디지탈 입력 신호를 필터링하는 방법에 있어서, 분자 및 분모를 각기 갖는 다수의 직렬 형태 바이쿼드 항의 곱(product)으로 되는 직렬 IIR필터 전달 함수로써 병렬 IIR필터(100)의 전달 함수를 표현하는(142) 단계와, 상기 다수의 직렬 형태 바이쿼드 항 각각의 분자상수와 함께 승산함으로써 병렬 형태 상수를 계산하는(147) 단계와, 병렬 IIR필터(100)의 멀티플라이어(103)에 상기 병렬 형태 상수를 인가하는 단계와, 상기 병렬 형태 상수에 의해 결정되듯이 상기 멀티플라이어(103)를 사용해서 디지탈 추력 신호를 제공하기 위해 병렬 IIR필터(100)로써 디지탈 입력 신호를 필터링하는(149)단계를 구비하는 것을 특징으로 하는 디지탈 입력 신호 필터링 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US160,638 | 1993-12-02 | ||
US08/160,638 US5432723A (en) | 1993-12-02 | 1993-12-02 | Parallel infinite impulse response (IIR) filter with low quantization effects and method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950020237A true KR950020237A (ko) | 1995-07-24 |
Family
ID=22577742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940031636A KR950020237A (ko) | 1993-12-02 | 1994-11-29 | 낮은 양자화 효과를 갖는 무한 임펄스 응답 필터 및 디지탈 입력신호 필터링 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5432723A (ko) |
EP (1) | EP0656687A1 (ko) |
KR (1) | KR950020237A (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2742956B1 (fr) * | 1995-12-22 | 1998-01-30 | Thomson Multimedia Sa | Circuit pour realiser un filtrage de nyquist numerique de signaux a frequence intermediaire fi |
US5842158A (en) * | 1996-03-08 | 1998-11-24 | Schlumberger Technology Corporation | Method for adaptive filtering of well logging data |
US5983254A (en) * | 1996-09-17 | 1999-11-09 | Lucent Technologies Inc. | Zero-latency pipeline architecture for digital filters |
FR2759812B1 (fr) * | 1997-02-20 | 1999-04-16 | Europ Agence Spatiale | Procede de realisation d'un filtre electrique et filtre ainsi obtenu |
KR100378192B1 (ko) * | 2001-01-19 | 2003-03-29 | 삼성전자주식회사 | 연산 프로세서를 이용한 디지털 베이스 부스터 |
US20030130751A1 (en) * | 2002-01-09 | 2003-07-10 | Freesystems Pte.,Ltd. | New filter bank for graphics equalizer implementation |
US7290022B2 (en) * | 2003-11-17 | 2007-10-30 | Infineon Technologies Ag | Method and filter arrangement for digital recursive filtering in the time domain |
US7698354B2 (en) | 2004-04-16 | 2010-04-13 | Analog Devices, Inc. | Programmable engine core for executing digital signal processing functions |
US7118532B2 (en) * | 2004-05-06 | 2006-10-10 | General Electric Company | Data dependent color wall filters |
US7548941B2 (en) * | 2004-06-18 | 2009-06-16 | Analog Devices, Inc. | Digital filter using memory to emulate variable shift register |
US7418467B2 (en) * | 2004-06-18 | 2008-08-26 | Analog Devices, Inc. | Micro-programmable digital filter |
US7415542B2 (en) * | 2004-06-18 | 2008-08-19 | Analog Devices, Inc. | Micro-programmable filter engine having plurality of filter elements interconnected in chain configuration wherein engine supports multiple filters from filter elements |
US8725785B1 (en) | 2004-08-09 | 2014-05-13 | L-3 Communications Corp. | Parallel infinite impulse response filter |
US7603400B2 (en) * | 2005-07-22 | 2009-10-13 | Broadcom Corporation | Method and system for filter loop with saturation |
US7809927B2 (en) * | 2007-09-11 | 2010-10-05 | Texas Instruments Incorporated | Computation parallelization in software reconfigurable all digital phase lock loop |
US8396912B1 (en) | 2010-08-05 | 2013-03-12 | The United States Government as Represented by the Director, National Security Agency | Infinite impulse response resonator digital filter |
US9099960B2 (en) * | 2012-02-21 | 2015-08-04 | Hughes Network Systems, Llc | Apparatus and method for phase locked loop bandwidth expansion |
US9075697B2 (en) | 2012-08-31 | 2015-07-07 | Apple Inc. | Parallel digital filtering of an audio channel |
CN116470881B (zh) * | 2023-06-16 | 2023-09-05 | 青岛艾诺仪器有限公司 | 多模式多通道异步采样的iir数字滤波器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4185325A (en) * | 1978-02-27 | 1980-01-22 | Appel Jean G | Recursive digital filter having coefficients equal to sums of few powers of few powers of two terms |
US4255794A (en) * | 1978-05-10 | 1981-03-10 | Nippon Electric Co., Ltd. | Digital filter |
JPS5571316A (en) * | 1978-11-24 | 1980-05-29 | Hitachi Ltd | Recursive digital filter |
GB2181008B (en) * | 1985-09-25 | 1989-09-20 | Sony Corp | Infinite impulse response filters |
US5189634A (en) * | 1991-03-28 | 1993-02-23 | Northern Telecom Limited | Digital signal processing apparatus for detecting a frequency component of digital signals |
-
1993
- 1993-12-02 US US08/160,638 patent/US5432723A/en not_active Expired - Fee Related
-
1994
- 1994-11-25 EP EP94118578A patent/EP0656687A1/en not_active Ceased
- 1994-11-29 KR KR1019940031636A patent/KR950020237A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0656687A1 (en) | 1995-06-07 |
US5432723A (en) | 1995-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950020237A (ko) | 낮은 양자화 효과를 갖는 무한 임펄스 응답 필터 및 디지탈 입력신호 필터링 방법 | |
US4967388A (en) | Truncated product partial canonical signed digit multiplier | |
KR940006211B1 (ko) | 유한 임펄스 응답 필터 | |
US4012628A (en) | Filter with a reduced number of shift register taps | |
Nishimura et al. | A new class of very low sensitivity and low roundoff noise recursive digital filter structures | |
US5928314A (en) | Digital filter having a substantially equal number of negative and positive weighting factors | |
JPH0831776B2 (ja) | デジタルフイルタ | |
Pandel et al. | Design of bireciprocal wave digital filters for high sampling rate applications | |
KR880005604A (ko) | 음질 조절 시스템 | |
JPS6015769A (ja) | デイジタル信号処理回路 | |
Ismail | New z-domain continued fraction expansions | |
Bauer | Asymptotic behavior of digital filters with block floating point arithmetic | |
Johnson et al. | Transitional rational filters | |
JPS6075117A (ja) | フイルタ装置 | |
Sakiyama et al. | Counter tree diagrams: A unified framework for analyzing fast addition algorithms | |
SU1075375A1 (ru) | Устройство дл частотного разделени трехканального цифрового сигнала | |
KR890004649Y1 (ko) | 디지탈 필터 | |
Ishii | Realization of a digital filter using a variation of partial fraction expansion | |
GB2067799A (en) | Improvements in or Relating to Digital Filters | |
Hughes et al. | Digital filter structures for canonic signed-digit code implementation by microprocessor | |
SU881760A1 (ru) | Цифроаналоговый микропроцессор | |
KR970025177A (ko) | 단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 | |
JPS5997218A (ja) | デイジタル低域「ろ」 | |
Bennani et al. | A signal processing compiler for the simulation of digital networks | |
Arambepola | VLSI circuit architectures for Fermat number arithmetic in DSP applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |