KR970025177A - 단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 - Google Patents
단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 Download PDFInfo
- Publication number
- KR970025177A KR970025177A KR1019950035964A KR19950035964A KR970025177A KR 970025177 A KR970025177 A KR 970025177A KR 1019950035964 A KR1019950035964 A KR 1019950035964A KR 19950035964 A KR19950035964 A KR 19950035964A KR 970025177 A KR970025177 A KR 970025177A
- Authority
- KR
- South Korea
- Prior art keywords
- dst
- dht
- array structure
- dct
- systolic array
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
본 발명은 단일화된 시스톨릭어레이 구조에 의한 DCT/DST/DHT 를 수행하도록 하는 방법 및 그 장치에 관한 것으로, 특히, N-포인트 DCT/DST/DHT 를 짝수 주파수 성분과 홀수 주파수 성분으로 나누어 동시에 독립적인 계산을 수행하게 함으로써 처리 속도가 빠르고 구조가 간단한 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT 를 수행하는 방법 및 장치를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 방법 및 장치에서 사용되는 "프로세싱 유닛(PU)"과 "프로세싱 엘리먼트(PE)"의 연산 기능을 설명하는 블럭도이다.
제2도는 8-포인트 데이타 열의 경우에 있어서, 본 발명의 단일화된 시스톨릭 어레이 구조에 의한 DCT/DST/DHT 의 수행 장치의 기본 블럭도,
제3도는 본 발명에 의한 장치에 의하여 8-포인트 DCT 의 수행을 설명하는 블럭도.
Claims (6)
- 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT를 수행하는 방법에 있어서, N-포인트 데이타열을 짝수 주파수 성분과 홀수 주파수 성분으로 분리하여 각각의 성분들이 동시에 독립적으로 계산될 수 있도록 하는 것을 특징으로 하는 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT를 수행하는 방법.
- 제1항에 있어서, 상기 방법은 짝수 주파수 성분과 홀수 주파수 성분의 두 데이타 열의 합과 차를 구하여 기설정된 커널값들에 의하여 연산함으로써 짝수 주파수 성분과 홀수 주파수 성분을 동시에 계산할 수 있도록 하는 것임을 특징으로 하는 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT를 수행하는 방법.
- 제1항 또는 제2항에 있어서, 상기 방법은 연산되는 데이타 열의 순서와 기설정된 커널값들을 수행코자 하는 변환에 적합하게 변경함으로써 DCT/DST/DHT의 각 변화를 수행하는 것임을 특징으로 하는 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT를 수행하는 방법.
- 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT를 수행하는 장치에 있어서, 입력되는 두 데이타의 합과 차를 연산하는 기능을 하는 프로세싱 유닛과 상기 프로세싱 유닛의 출력단으로부터 입력되는 데이타와 입력되는 커널값을 곱하고 앞단의 프로세싱 엘리먼트의 출력단으로부터 입력되는 데이타를 더하여 출력하는 프로세싱 엘리먼트가 병렬적으로 배치된 구조를 가지는 것임을 특징으로 하는 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT를 수행하는 장치.
- 제4항에 있어서, 상기 장치는 N-포인트 데이타 열의 변환을 수행하기 위하여 N/2개의 상기 프로세싱 유닛과 N/2개의 상기 프로세싱 엘리먼트가 병렬적으로 연결된 구조를 가지는 것임을 특징으로 하는 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT 를 수행하는 장치.
- 제4항 또는 제5항에 있어서, 상기 장치는 프로세싱 유닛에 입력되는 데이타 열의 순서와 프로세싱 앨리먼트에 입력되는 기설정된 커널값을 수행코자 하는 변환에 적합하게 변경함으로써 DCT/DST/DHT의 각 변환을 수행하는 것임을 특징으로 하는 단일화된 시스톨릭어레이 구조에 의하여 DCT/DST/DHT를 수행하는 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035964A KR100193385B1 (ko) | 1995-10-18 | 1995-10-18 | 단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035964A KR100193385B1 (ko) | 1995-10-18 | 1995-10-18 | 단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970025177A true KR970025177A (ko) | 1997-05-30 |
KR100193385B1 KR100193385B1 (ko) | 1999-06-15 |
Family
ID=66583278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950035964A KR100193385B1 (ko) | 1995-10-18 | 1995-10-18 | 단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100193385B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100300338B1 (ko) * | 1999-02-19 | 2001-09-26 | 박래홍 | 2차원 이산 웨이브렛 변환을 위한 초고밀도 집적회로 구조 |
KR100927733B1 (ko) * | 2006-09-20 | 2009-11-18 | 한국전자통신연구원 | 잔여계수의 상관성에 따라 변환기를 선택적으로 이용한부호화/복호화 장치 및 그 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108259919B (zh) * | 2018-03-28 | 2020-08-07 | 福州大学 | 一种快速实现8x8DCT变换的硬件系统 |
-
1995
- 1995-10-18 KR KR1019950035964A patent/KR100193385B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100300338B1 (ko) * | 1999-02-19 | 2001-09-26 | 박래홍 | 2차원 이산 웨이브렛 변환을 위한 초고밀도 집적회로 구조 |
KR100927733B1 (ko) * | 2006-09-20 | 2009-11-18 | 한국전자통신연구원 | 잔여계수의 상관성에 따라 변환기를 선택적으로 이용한부호화/복호화 장치 및 그 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100193385B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Loeffler et al. | Practical fast 1-D DCT algorithms with 11 multiplications | |
EP0212571A3 (en) | Method and circuit for performing discrete transforms | |
Guo et al. | A new array architecture for prime-length discrete cosine transform | |
CN100531393C (zh) | 以管线架构应用于离散余弦变换与反离散余弦变换的方法 | |
Bongiovanni et al. | One-dimensional and two-dimensional generalised discrete Fourier transforms | |
US4646256A (en) | Computer and method for the discrete bracewell transform | |
Hinamoto et al. | L/sub 2/-sensitivity minimization of one-and two-dimensional state-space digital filters subject to L/sub 2/-scaling constraints | |
KR970025177A (ko) | 단일화된 시스톨릭어레이 구조에 의한 dct/dst/dht의 수행 방법 및 그 장치 | |
US5964824A (en) | Two-dimensional IDCT circuit with input adder out output shifter for reducing addition operations during rounding-up | |
Perera | Architectures for multiplierless fast Fourier transform hardware implementation in VLSI | |
US6330580B1 (en) | Pipelined fast fourier transform processor | |
Sankaran et al. | Design and Implementation of 1024 Point Pipelined Radix 4 FFT Processor on FPGA for Biomedical Signal Processing Applications | |
KR100189195B1 (ko) | 단일화된 시스톨릭어레이 구조에 의한 2차원 dct/dst/dht의 수행장치 | |
Whelchel et al. | FFT organizations for high-speed digital filtering | |
US4899300A (en) | Circuit to perform a linear transformation on a digital signal | |
WO2011071987A2 (en) | Circuits for shared flow graph based discrete cosine transform | |
JP2869668B2 (ja) | ディジタルデータの離散フーリエ又はコサイン変換装置 | |
JPS63164640A (ja) | コサイン変換装置 | |
FI93588B (fi) | Optimaalinen parametrinen signaaliprosessori | |
Yuk-Hee et al. | Novel formulation and realisation of discrete cosine transform using distributed arithmetic | |
KR930009636B1 (ko) | 파이프 라인 구조를 이용한 변환 영역에서의 필터링 방법 | |
KR100314679B1 (ko) | 파이프라인구조를가지는저전력유한임펄스응답필터 | |
CA1231177A (en) | Computer and method for discrete transforms | |
Kim et al. | AMD's 3DNow!/sup TM/vectorization for signal processing applications | |
Narasimha et al. | Implementation of real-time digital signal processing systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100127 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |