KR930009636B1 - 파이프 라인 구조를 이용한 변환 영역에서의 필터링 방법 - Google Patents

Abstract

내용 없음.

Description

파이프 라인 구조를 이용한 변환 영역에서의 필터링 방법

제 1 도는 종래의 변환 영역 필터링의 구조도.

제 2 도는 개선된 종래의 DCT 필터링 방법에 의한 구조도.

제 3 도는 본 발명을 설명하기 위해 적용된 변환 영역 필터링의 블럭도.

제 4 도는 본 발명에 따른 파이프 라인 구조를 갖는 필터의 하드웨어 블럭도.

제 5 도는 제 4 도를 이용한 변환 영역 필더링의 전체 하드웨어 블럭도.

제 6 도는 본 발명의 일실시예를 설명하기 위한 시뮬레이션의 블럭도.

제 7 도는 제 6 도에 따른 변환 영역 필터링의 제어처리 수순도.

* 도면의 주요부분에 대한 부호의 설명

100 : 지연부 200 : 곱셈부

300 : 가산부

본 발명은 화상신호 처리, 음성신호 처리, 패턴인식 분야에 사용되는 신호원을 변환 부호와 함에 의해 얻어진 변환 영역 계수를 직접 필터링 처리하는 변환 영역 필터링방법에 관한 것으로, 특히 필터링 처리속도를 보다 개선할 수 있는 파이프 라인 구조를 이용한 변환 영역에서 필터링 방법 및 장치에 관한 것이다.

통상적으로 신호를 처리하여 전송함에 있어서 데이타를 압축시키는 것은 중요한 문제이다. 특히, 화상 신호원을 대상으로 데이타를 압축시키는 방법들 중에서 가장 널리 사용되는 기법은 DCT(Discrete Cosine Transform)와 같은 변환 부호화를 취하는 방법이다. 이 압축방법은 디지탈 화상신호를 작은 서브블럭 단위로 나누고 그 각각에 대해서 DCT 변환을 시킨 후 그중 정보량이 많은 부분의 계수만을 취하는 방법이다. 또한, 화상신호를 전송하고자 할 경우에 대개 이렇게 압축된 상기의 변환 계수들이 전송신호로서 전송로상에 보내진다.

이러한 변환 영역 계수가 직접 전송되는 대부분의 경우에, 원래의 화상에 대하여 필터링 처리할 경우가 자주 발생하게 되는데, 이때 만약 변환 계수에 직접 어떠한 연산을 가하여 원래의 화상을 신호 처리한 후, 변환 계수와 동일한 값을 얻어낼 수 있다면 매우 편리할 것이며, 이러한 상황을 염두해둔 일련의 연구가 수행되어 왔다.

이러한 문제에 대한 원초적인 해결책은 데이타를 역변환시켜 먼저 시간 영역으로 넘어온뒤 시간 영역에서 필터링 한 다음, 다시 변환 영역으로 넘어가는 방법이다. 그러나 이러한 과정을 통하여 처리하는 것은 시스템의 하드웨어에 대한 복잡성을 유발할 뿐만 아니라 처리단계가 많아지므로 매우 비효율적임은 자명한 사실이다.

따라서, 최근에는 입력 DCT에 직접 연산을 가하여 출력 DCT 값을 구해내는 방법들이 시도되고 있는데, 이것은 DCT 영역상에 존재하는 신호에 대하여 필터링을 하는 것이므로 흔히 "DCT 필터링"이라 불려진다. 이에 비해서 필터링을 일반적인 변환 부호화 영역까지 확장시킨 것을 본 발명에서는 "변환 영역 필터링"이라 칭하기로 한다. 즉, 변환 영역 필터링은 DCT, WHT, HT, DFT등의 변환 영역상에 있는 신호들에 대하여 필터링하는 것을 통칭한다.

상기에서 언급된 바와 같이, 변환 영역상의 신호(또는 데이타)에 대하여 필터링 처리를 하는 종래의 방법에 따른 블럭 구조도가 제 1 도에 나타나 있다. 종래의 변환 영역 필터링의 구조도로서 개시된 제 1 도를 참조하면, 입력단(1H)으로 들어오는 입력신호는 변환 영역상에서 제 1 변환 영역 계수로 존재하는 디지탈 신호이다. 이를 필링 하기 위해서는 우선 제 1 역 변환부(1a)로써 상기 제 1 변환 영역 계수를 역변환시켜 시간 영역상으로 넘어온다. 그러면 상기 제 1 역변환부(1a)의 출력은 역변환에 의해 원래의 신호, 즉 상기 제 1 변환 영역 계수로 변환되기 이전의 디지탈 신호가 된다. 상기 제 1 역변환부(1a)에서 출력된 원래의 신호는 필터링부(1b)에 의해 필터링 되어지고, 이것의 출력은 제 2 변환부(1c)로 입력되어 제 2 변환된다. 따라서, 출력단(1Q)의 출력신호로서 제 2 변환 영역 계수가 출력되어 전송라인상에 전송된다. 그러나 이렇게 3가지의 과정을 통하여 신호를 처리하는 것은 전술한 바와 같이 비효율적이므로, 최근에는 이러한 방법을 이용하지 않고 DCT 영역상에서 직접 필터링 하는 방법이 개시되었다. 여기서, 직접 필터링의 의미는 시간 영역상으로 넘어가지 않고 변환 영역상에서 바로 필터링하는 것을 가르킨다.

최근 제안된 변환 영역의 필터링 기법으로서는 필터의 DCT 계수를 이용하는 방법과 대칭형 필터의 DFT(Discrete Fourier Transform)를 이용하는 방법들이 있다. 이러한 방법들에 대하여 수식적으로 고찰해 보면, 이것들은 주파수 영역에서와 시간 영역에서의 DFT의 관계에 착안하여 DCT 영역과 시간영역에서의 관계를 찾아낸 것들임을 알 수 있다. 따라서 신호에 대한 DFT 와 DCT 변환을 구분하기 위하여 아랫첨자 F와 C를 사용하여 최근에 제안된 2가지 방법에 대하여 설명하기로 한다.

첫째로, 상기 필터의 DCT 계수를 이용한 방법은 Chen 과 Fralic에 의해 제안되었다. 위의 방법은 필터의 계수와 입력 DCT 변환 영역값을 바로 곱했을때 시간영역에서 어떠한 효과를 주는지를 수식적으로 유도한 것이다. 기존의 DCT와 DFT의 정의 관계를 이용해서 순환 컨벌루션(convolution)과 곱의 관계를 찾기 위해, 입력 x(n)에 대한 대칭 수열을

, 필터 계수

에 대한 대칭수열을 h(n)으로 각각 정의하고, 신호 벡터의 길이를 M이라고 할 경우에 상기

은 다음의 식

으로서 나타나고, 상기

도 이와 유사하게 표시된다. 그러면, 입력 x(n)의 DCT 계수를 Xc(k)라 하고 피터 h(n)의 DCT 계수를 Hc(k)라 할때, 이를 변환 영역에서 직접 곱하면,

Zc(k)=Xc(k)Hc(k)…………(2)로 되어서 시간 영역의 효과는

Z(n)=

*w(n)…………(3)이 된다. 이때 x(n)은 다음의 식

이다. 상기 방법은 입력과 필터의 DCT 계수를 직접 곱하므로 곱셈기의 수가적고 구현하기가 간단하다. 그러나 상기 식(4)에서 나타나는 상기 w(n)항은 출력화상의 왜곡을 일으키는 요인중의 하나가 된다.

둘째로, 대칭필터 계수의 DFT를 이용한 방법은 Rao에 의하여 제안된 방법으로서, 입력 DCT의 Xc(k)와 필터계수의 DFT H_F를 직접 곱하였을때 이러한 필터링의 효과를 주는가에 대하여 유도한 것이다. 즉, 입력과 필터 계수를 변환 영역에서 직접 곱하면,

Zc(k)=Xc(k)H_F(k), K=-M, -M+1,…, M-1............................(5)

이고 이것의 시간 영역에서의 관계는

Z(n)=

*h(n), n=0, 1, …, M-1......................................(6)

가 된다. 또 상기 식(6)은 이차원에까지 확장이 가능하다. 그렇지만, 상기 식(6)의 관계가 성립하기 위해서는 필터의 주파수 특성이 원점 대칭이면서 실수이여야 하는 제약이 있다.

상술한 2가지의 방법에 대한 개선된 종래의 연산 구조도는 제 2 도에 도시되어 있다. 즉, 제 2 도는 DCT신호의 필터링 처리에 대한 연산 구조를 개념적으로 나타낸 것이다. 제 2 도를 참조하면, X_DCT입력과 필터의 DCT 계수는 곱셈부(20)내의 곱셈기들(20a-20n)에 의해 각기 곱하여진 후, 출력 Z_DCT로서 도출됨을 알수 있다. 여기서 산기 입력에 순차적으로 연결된 지연기들(2a-2n)은 필터링 처리를 위하여 소정 시간만큼 상기 입력을 지연시키기 위한 소자들이다.

그러나, 상술한 바와 같은 종래의 방법들은 변환 영역 필터링의 특수한 예에 지나지 않는 DCT 필터링 방법으로서, 이러한 방법들이 가지는 본질적인 한계는 상기 왜곡항 w(n)뿐만 아니라 선형 컨벌루션이 아닌 순환 컨벌루션과 관계를 맺는다는 것이다. 따라서 변환 영역에서의 직접적인 필터링이 공간 영역에서의 순환 컨벌루션으로 나타남에 의해 윤관부분의 정보가 서로 겹쳐 왜곡현상을 유발한다. 또한, 임펄스 응답이 대칭성을 지녀야 한다는 문제점이 있으며 그러한 왜곡을 없애기 위하여 신호 벡터 길이에 비해서 필터의 길이를 상대적으로 짧게 해야 하는 단점을 초래하였다.

따라서 본 발명의 목적은 일반적인 변환까지 확장할 수 있으며 블럭 윤곽 효과를 없애므로서 신호의 왜곡이 일어나지 않는 파이프 라인 구조를 이용한 변한 영역에서의 필터링 방법을 제공함에 있다.

본 발명의 다른 목적은 신호에 대한 필터링 처리를 하기 위하여 변환 영역에 잇는 신호를 역변환시키고 시간 영역에서 필터링 처리를 한 후 다시 변환 영역으로 넘기는 3가지 스텝의 처리 과정을 거치지 않고 하나의 스텝으로 통합 처리하므로써 원신호에 대한 필터링 효과를 가질 수 있는 파이프 라인 구조를 이용한 변환 영역에서의 필터링 방법을 제공함에 있다.

본 발명의 또 다른 목적은 회로의 설계 시간을 절감할 수 있으며 대규모 직접 회로(VLSI)화를 용이하게 하므로써 가격이 저렴한 파이프 라인 구조를 이용한 변환 영역에서의 필터링 방법을 제공함에 있다.

본 발명의 또 다른 목적은 VLSI를 구현함으로써 높은 처리 속도 및 신호의 라운딩(rounding)과 트런케이션(truncation) 오차가 일어나지 않는 방법을 제공함에 있다.

상기와 같은 목적들을 달성하기 위한 본 발명에 따르면, 입력신호로서 인가되는 직렬 데이타 형태의 한벡터에 대하여 파이프 라인 매트릭스 곱을 행한 후 그 합을 구하는 파이프 라인 구조의 필터링 방법 및 장치가 제공된다.

본 발명에 따른 방법으로서는 시간 영역상의 데이타를 M차원으로 변환 부호화 함에 의해 얻어진 변환 영역상에 입력 벡터신호인 직렬 데이타를 직접적으로 필터링하기위하여, M개의 지연소자로 이루어진 N개의 그룹 메모리(여기서 상기 M은 상기 M차원의 차수와 동일하며, 상기 N은 「L+M-)/M」+이고, 상기 L은 필터링 하고자하는 필터의 길이)에 의해 상기 직렬 데이타를 차례로 시프팅하여 상기 M 갯수만큼의 지연후에 상기 지연된 직렬 데이타를 상기 그룹단위로 일시에 출력하기 위한 지연과정과, 상기 직렬 데이타의 벡터에 대한 내적연산을 위해 상기 그룹단위로 출력된 상기 직렬 데이타와 설정된 파이프 라인 매트릭스를 상기 N개 만큼의 곱셈기로써 각기 곱하는 승산과정과, 상기 곱하여진 직렬 데이타로부터 구하고자 하는 필터링 출력신호를 직접적으로 얻기 위해 상기 파이프 라인 매트릭스가 곱하여진 상기 직렬 데이타중에서 같은 벡터성분을 가지는 직렬 데이타끼리 상기 M개 만큼의 가산기로써 서로 더하는 가산과정을 가지며, 화상신호등으로 부터 구하여진 시간 영역상에 데이타를 M차원으로 변환 부호화 함에 의해 얻어진 변환 영역상의 직렬 데이타를 직접적으로 필터링하기 위한 신호처리 장치로서는 M개의 지연소자로 이루어진 N개의 그룹 메모리(여기서 상기 M은 상기 M차원의 차수와 동일하며, 상기 N은 「L+(M-1)/M」+이고, 상기 L은 필터링 하고자 하는 필터의 길이)를 가지며, 상기 그룹 메모리들은 차례로 직렬 접속되고, 상기 직렬 데이타를 차례로 시프팅하여 M 갯수만큼의 지연후 상기 지연된 직렬 데이타를 상기 그룹단위로 일시에 출력하기 위한 지연부와, 상기 그룹 메모리의 갯수만큼의 곱 블럭을 가지고, 상기 지연부에 연결되며, 상기 지연부로 부터 출력된 상기 직렬 데이타를 다음의 식, P_j=T₂W_JHT₁(여기서 P_j는 파이프 라인 매트릭스이고, j는 0부터 상기 N-1까지의 값을 갖는 자연수로서 상기 출력 지연 출력된 직렬 데이타에 대한 그룹의 명칭이다. 또한, T_2는제 2 변환 영역의 계수를 얻기 위해 곱하여지는 M×M 차원의 변환 매트릭스이고, W_J는 창 연산자이며, 상기 창 연산자의 첨자_J는 상기_J와 동일하다. 그리고 H는 필터 매트릭스이며, T₁은 제 1 변환영역의 계수인 상기 직렬 데이타를 얻었을때 곱하여 졌던 M×M차원의 변환 매트릭스이다)을 만족하는 파이프 라인 매트릭스와 블럭 단위로 각기 곱하기 위한 승산부와, 상기 M개 만큼의 가산기를 가지고 상기 승산부에 연결되며, 상기 파이프 라인 매트릭스가 곱하여진 상기 직렬 데이타를 같은 성분을 가지는 것끼리 합함에 의해 도출되는 상기 제 2 변환 영역 계수를 필터링된 출력신호로서 제공하기 위한 가산부가 마련된다.

실제적으로, 상기 승산부는 분산 산술 구조나 시스톨릭 어레이 구조등으로 구현될 수 있으며, 제공괸 파이프 라인 구조는 국소적인 상호연결을 가져 단순하기 때문에 필터링의 처리 속도가 향상되며, 대규모 집적회로의 구현에 적합할 것이다.

이하에서는 본 발명의 바람직한 실시예에 따른 변환 영역 필터링 방법 및 장치가 첨부된 도면과 함께 상세히 설명된다. 그러한 상세한 설명내에서 세부적인 내용들은 본 발명을 보다 철저히 이해시키기 위해 제공되지만, 당해 기술분야에 숙련된 자들에게 있어서는 상술한 기술적 사상만에 의해서도 명백히 실시될 수 있을 것이다. 또한, 잘 알려진 회로의 특징 및 그 기능들은 본 발명을 이해하는데 지장을 주지 않는 범위내에서 간단히 설명되거나 설명에서 제외된다.

먼저, 본 발명을 설명하기 위해 적용된 제 3 도를 참조하면, 변환 영역상에서 하나의 스텝만에 필터링 처리를 하기 위한 변환 영역 필터(50)는 입력단(1H)으로 입력되는 제 1 변황 영역 계수를 변환 영역상태에서 직접 필터링하여 출력단(1Q)으로 제 2 변환 영역 계수를 출력시킨다. 여기서, 상기 제 1 변환 영역 계수는 화상 신호원등으로 부터 구해진 시간 영역상의 데이타를 M차원으로 변환 부호함에 의해 얻어진 변환 영역상의 입력 벡터신호이며, 직렬 데이타의 형태로서 입력된다. 상기 제 3 도의 구현은 제 4 도에 의해 달성된다. 즉, 제 4 도에 본 발명에 따른 상기 변환 영역 필터(50)의 내부 구조도이며, 이것의 연산 구조는 파이프 라인 구조를 가진다.

제 4 도를 참조하면, 입력단(1H)으로 입력되는 제 1 변환 영역 계수인 입력신호 벡터 즉, 직렬 데이타는 지연부(100)에 의해 소정시간 만큼 지연(deley)된 후 한꺼번에 그룹단위로 출력된다. 실제로, 상기 지연부(100)는 M개의 지연소자로 이루어진 N개의 그룹 메모리를 가진다. 즉, 제 1, 2, 3지연기(10a-10n)에 대응하는 상기 N개의 그룹 메모리는 각기 M개의 지연소자로 이루어진다. 여기서, 상기 M은 상기 M차원의 차수와 동일하며, 예를들어, 상기 직렬 데이타가 3차원 부호화에 의해 생성된 변환 영역의 벡터계수라고 하면, "3"이라는 값을 가진다. 상기 N은 「(L+M-1)/M」+1이고, 상기 L은 필터링 하고자 하는 필터의 길이이다. 또한, 상기 기호 「」의 의미는 정수만을 취하기 위한 수식적 기호이며, 예를들어 「a」의 의미는 a보다 작은 최대의 정수를 뜻한다. 따라서, 상기 지연부(100)내의 상기 그룹 메모리들은 차례로 직렬 접속되어, 상기 직렬 데이타를 차례로 시프팅하고 M 갯수만큼의 지연후 상기 지연된 직렬 데이타를 상기 그룹단위로 출력함을 알 수 있다.

상기 승산부와 동일 의미를 가지는 곱셈부(200)는 그룹 메모리의 갯수 만큼의 곱 블럭을 가지며, 하나의 곱 블럭은 상기 M개의 곱셈기로 이루어진다. 즉, 제 4 도내의 곱셈부(200)는 스위치(SW1-SWn)들을 통하여 상기 지연부(100)에 연결된 다수의 곱셈기(20a-20n, 21a-21n, 22a-22n)로 구성된다. 상기 곱셈부(200)는 상기 직렬 데이타에 대한 내적을 구하기 위해 상기 위해 그룹단위로 지연 출력되는 상기 직렬 데이타를 다음의 식, P_j=T₂W_JHT₁(여기서 P_j는 파이프 라인 매트릭스이고,_j는 0부터 상기 N-1까지의 값을 갖는 자연수로서 상기 출력된 직렬 데이타에 대한 그룹의 명칭이다. 또한, T₂는 제 2 변환 영역의 계수를 얻기 위해 곱하여지는 M×N차원의 매트릭스이고, W_J는 창 연산자이며, 상기 창 연산자의 첨자_J는 상기_J와 동일하다. 그리고 H는 필터 매트릭스이며, T₁은 제 1 변환 영역의 계수인 상기 직렬 데이타를 얻었을때 곱하여 졌던 M×M차원의 변환 매트릭스이다)을 만족하는 파이프 라인 매트릭스와 블럭 단위로 각기 곱한다.

삭이 M개 만큼의 가산기를 가지고 상기 곱셈부(200)에 연결된 가산부(300)는 상기 파이프 라인 매트릭스강 곱하여진 상기 직렬 데이타를 같은 성분을 가지는 것끼리의 합함에 의해 도출되는 상기 제 2 변환 영역 계수를 필터링된 츨력신호로서 제공한다.

제 5 도는 제 4 도를 이용한 변환 영역 필터링의 전체 하드웨어 블럭도로서, 상기 제 4 도의 지연부(100)에서 출력되는 입력신호 벡터들을 입력하여 파이프 라인 매트릭스와 곱하여 그 내적값을 출력시키는 제 1-n파이프 라인 내적 연산기(1-3)와, 상기 제 1 파이프 라인 내적 연산기(1)의 출력단(1Q)으로 부터 출력을 입력하고 같은 성분의 벡터끼리 더하기 위하여 소정시간 만큼 지연시키는 제 1 지연기(a-c)와, 상기 제 2 파이프 라인 내적 연산기(2)의 출력단(2Q)으로 부터 출력을 입력하고 같은 성분의 벡터끼리 더하기 위하여 소정시간 만큼 지연시키기 위한 제 2 지연기(d-f)와, 상기 제n파이프 라인 내적연산기(3)의 출력단(3Q)으로 부터 출력을 입력하고 같은 성분의 벡터끼리 더하기 위하여 소정시간 만큼 지연시키기 위한 제n지연기(g-i)와, 상기 제1-n지연기(a-i)중에서 열(column)라인의 지연된 출력을 가산하여 최종 출력신호 벡터를 출력하는 가산기(4-6)로 구성된다. 상기 제1-n파이프 라인 내적 연산기(1-3)의 각 내부 구조는 상기 제 4 도의 곱셈부(200)와 동일하게 이루어져 있다. 상기 제 5 도에서, 입력단(1H)에 입력되는 직렬 데이타의 입력신호 벡터를 Xi, Xi-1, …, Xi-1라고 하면, 이들 각각에 상기 파이프 라인 매트릭스 P_j=T₂W_JHT₁를 각각 곱한후 그 합을 구함으로써 출력신호 벡터인 Zi를 구할 수 있게 되는 것이다. 이때 상기 L+1개의 곱셈 P_j×Xi-j들은 동시에 수행되고 그 결과들이 동시에 합쳐져서 출력을 형성한다. 새로운 입력신호 벡터 Xi+1이 들어오면 기존의 입력 벡터들은 한 블럭씩 우측으로 이동한 후 동일한 계산 과정을 반복하게 된다.

따라서, 이러한 연산 구조는 파이프 라인 구조를 형성하게 되며 상기 구조의 P_J매트릭스와 입력신호 벡터 Xi가 곱해지는 것은 벡터와 매트릭스의 내적을 구하는 것이 되므로, 상기 블럭 단위의 연산은 내적 연산이 되어짐을 알 수 있다.

제 6 도는 본 발명의 일실시예를 설명하기 위한 시뮬레이션(Simulation)의 블럭도로서, 상기 제 5 도 및 제 6 도의 파이프 라인 구조에 의한 변환 영역 필터링 방법을 실현시키기 위한 일실시예이다. 상기 제 6 도의 구성은 소정의 프로그램에 따라 프로세싱하여 시스템의 제반동작을 제어하며, 입력신호 벡터를 필터링 처리하여 출력신호 벡터를 출력시키는 CPU(5)와, 상기 CPU(5)의 제어에 의해 입력된 직렬 데이터인 상기 입력신호 벡터를 해당 어드레스에 저장하기 위한 메모리(10)와, 상기 CPU(5)의 제어에 의해 입출력 신호 벡터를 입출력하기 위한 입출력장치(15)로 구성된다.

상기 제 6 도는 간단한 컴퓨터를 프로세서로써 사용한 예이며, 이외에도 신호처리기, 시스토릭 어레이(Systolic Arrary), 분산연산(Distributed Arithmetic)구조 등 모두가 가능하며, 단 한 벡터에 대하여 매트릭스 곱만을 해면 되는데 이때 상기 매트릭스는 상술한 파이프 라인 매트릭스 즉, P_j=T₂W_JHT7_x된다.

제 7 도는 제 6 도에 따른 변환 영역 필터링의 제어처리 수순도를 나타낸 것이다. 제 7 도를 참조하면, 단계(7a)는 상기 CPU(5)가 입출력장치(15)로 부터 입력된 입력 신호 벡터를 해당 어드레스를 지정하여 메모리(10)에 기억시키는 과정이며, 단계(7b)는 상기 입력신호 벡터에 대한 필터링을 하기 위해 초기 조건을 설정하는 과정이며, 단계(7c)는 전체 입력신호 벡터에 대하여 몇개의 블럭으로 나눌것인가를 계산한 블럭의 갯수 N 및 상기 파이프 라인 매트릭스 P_J를 산출하는 과정이며, 단계(7d)는 상기 단계(7c)에서 산출된 블럭의 갯수 N의 첫번째 블럭에서 마지막 블럭까지의 입력 신호벡터에 대하여 각각 파이프 라인 매트릭스 P_J를 곱하는 과정이며, 단계(7e)는 상기 (7d)의 단계에서 곱셈된 입력 신호 벡터의 같은 성분끼리 가산하여 입출력장치(15)로 출력신호 벡터를 출력하는 과정이다.

이하에서는 본 발명에 따른 파이프 라인 구조의 수식적인 유도 및 상술한 구성에 의거한 작용효과가 설명된다. 우선, 제 3 도의 입력단(1H)으로 들어오는 제 1변환 영역 계수를 X(k), 변환 영역 필터(50)에서 출력되는 제 2 변환 영역 계수를 Z(k), 각각 X, Z를 M개씩 끊어서 만든 벡터들중 i번째 것을 Xi 및 Zi, 변환영역 필터(50)를 h(m), 상기 필터(50)의 길이를 L이라고 각기 가정하고, 또한, 상기 입력 변환 벡터 Xi를 역변환시킨 시간 영역 벡터를 xi라고 두고, 그 xi의 m번째 요소를 xi(m)이라 하면, 필터 h(m)에 x(m)을 통과시킨 후 얻는 출력신호 yi(m)은

yi(m)=h(m)*xi(m)…………………………………………………(7)

이다. 이 관계를 벡터와 행렬로 나타내면,

yi=Hxi………………………………………………………………(8)

과 같이 되는데, 이때 yi는 yi(m), m=0, 1, …, M+L-2,를 요소를 갖는 M+L-1차원의 벡터이고, 행열 H는

H=[h_ij]_(M+L-1)×M……………………………………………………(9)

h_ij=h(i-j), j〈i〈j+L, i=0, 1…, M+L-2, j=0, 1, …, L-1, 그 밖의 경우는 00이다. 행렬 H를 도식적으로 표기하면, 표 1 과 같이 된다.

[표 -1]

yi(m), m=0,1,…M+L-2는 X(k)의 i번째 블럭, 즉 xi(m), m=0, 1, …, M-1에 의해서 형성된 성분이다. 따라서 X(k)의 전체에 의하여 형성되는 출력 y(n)은 이들 각 성분을 M만큼의 시차를 두고 합한 것이된다. 편의상, yi(m)을 시간축상으로 iM만큼 이동시킨 것을 yi(m-iM)으로 표기하면, y(n)은 결국

과 같이 표현된다. y(n)을 M개식 끊어져 만든 M차원 벡터들중 i번째 것은 Zi라 하고, 그 m번째(m=0, 1, …, M-1)요소를 Zi(m)이라 표기하면, 상기와 마찬가지로, Zi(m)을 시간축으로 iM만큼 이동시킨 것을 Zi(m-iM)으로 표기하여 y(n)은

과 같이 표현된다. yi는 길이가 M+L-1인 벡터이고, Zi은 길이가 M인 벡터이므로, Zi는 yi, yi-1, …, yi-의 성분들로 구성된다. 이때, 1은 (M+L-1)을 M으로 나눈 몫, 즉

이고, Zi(n)와 yi(n)의 관계식은

으로 나타난다. 또한 창(window)연산자를 W_j라 두면,

W_j=[W_{k, 1}]Mx(M+L-1)……………………………………(14)

1,1=k+jM, k=0, 1, …, M-1, 1=0, 1, …, M+L-2

W_{k, 1}=0, 그 밖의 경우

로 정의하고, 이를 이용하여 상기 식(12)를 벡터 형태로 표시하면,

가 된다. 이것에 상기 식(8)를 대입하면,

가 되고, 제 1변환 T₁에 의한 관계식

을 적용하면

가 된다. 변환 T₂에 의한 관계식

에 이를 대입하면

의 관계를 얻는다. P_j를

으로 정의하면, 결국 상기 식(20)는

으로 표현된다. 상기 식(21)에 의해 변환 행렬 T₂와 T₁은 고정되어 있고, 필터행렬 H도 고정되어 있다. 또 각각에 대하여 W_j도 고정되므로, 결국 P_j는 입력 신호 벡터 X₁에 무관하게 미리 구해둘 수 있다. 따라서 입력신호 벡터 X_i, X_i-1, …, X_i-1가 주어지면, 이들 각각에 행렬 P₀, P₁, …, P₁을 각각 곱한 후 그 합을 구함으로써 출력신호 벡터 Zi를 구할 수 있다. 이 관계를 도면으로 표시한 것이 제 4 도이다. 제 4 도에서 벡터 Z_{i, j}, j=0, 1, …, 1은 행렬 P_j에 벡터 X_i-j을 곱한 것을 나타내고, 이 Z_{i, j}를 모두 합한 것이 출력신호 벡터 Z_i가 된다.

이때 L+1개의 곱셈 P_j×Xi-j들을 동시에 수행되고 그 결과들이 동시에 합쳐져서 출력을 형성하는데 즉, 상기 표-1을 간략화하여 아래의 표-2와 같이 나타내면,

[표-2]

와 같이 나타나고 여기서 상기 P₀는 파이프 라인 매트릭스 P_j의 단위성분 벡터이다.

제 4 도에서, 입력단(1H)으로 입력신호 성분 벡터 X₀가 상기 지연부(100)의 제 1 지연기(10a)에 입력되어 소정시간 지연된 후 제 1 스위치(SW1)를 통해 곱셈부(200)의 곱셈기(20a)에 공급되면, 상기 곱셈기(20a)는 상기 P_j의 단위 성분 벡터 P₀와 입력 신호 성분 벡터 X₀를 곱하여 이 값을 가산부(300)에 제공한다. 이어서 상기 제 1 스위치(SW1)가 곱셈기(20b)에 스위칭되면 X₀와 P₁₀가 곱하여져서 상기 가산부(300)에 출력된다. 계속하여 새로운 입력 성분 벡터 X₁이 입력단(1H)으로 들어오면 기존의 입력 벡터는 우측으로 이동하여 동일한 계산 과정을 반복하게 된다. 여기서, 상기 스위칭의 구현은 메모리의 출력 인에이블 신호로서 달성되어진다.

그러므로 출력 신호 성분 벡터 y₀는 P₀×X₀×P₁×Ｘ_１＋…＋P_{0, M-1}, ×X_M-1이 되어 출력단(1Q)으로 출력되어, 계속하여 y₁, …y_M-1이 출력된다.

이러한 파이프 라인 구조는 파이프 라인 매트릭스 P_J행렬과 입력벡터 Xi가 곱해지는 것이므로, 벡터와 벡터의 곱은 결국 내적 연산을 행하게 된다.

따라서 상기 제 4 도의 파이프 라인 구조의 곱셈부(200)를 파이프 라인 내적 연산기로 명명하여 전체의 구조로 확장한 것이 제 5 도가 됨을 알 수 있다.

상기 제 5 도를 참조하면, 제 1 파이프 라인 내적 연산기(1)에서의 출력은 제 1 지연기(a-c)로 시프팅 공급되어, y₀, y₁…y_M-1의 벡터는 각각 상기 제 1 지연기(a-c)에 래치(latch)되어 있게 된다. 또한, 제 2 파이프 라인 내적 연산기(2)에서의 출력은 제 2 지연기(d-f)로 시프팅 공급되어, y'₀, y'₁, …y'_M-1의 벡터는 각각 상기 제 2 지연기(d-f)에 래치 되어진다. 계속하여, 제n지연기(g-i)에도 벡터가 래치되고, 가산기(4)는 상기 지연기(a-i)들중의 열(column)라인의 같은 성분의 벡터끼리만 가산하여 출력단(Z1)으로는 y₀, y'₀, …를 출력하게 되며, 가산기(5)는 출력단(Z2)으로 y₁, y'₁, …를 출력하게 되며, 계속하여 가산기(6)는 출력단(Z3)으로 y_M-1, y'_M-1, …를 출력한다. 그러므로, 상기 출력된 벡터는 입력신호 벡터가 변환영 역상에서 직접 필터링된 출력 신호 벡터가 되는 것이다.

예를들어, 입력되는 신호 즉, 직렬 데이타가 텔레비젼 카메라로부터 나온 화상 정보를 변환부호화(Transform Coding)한 변환 영역상의 계수라고 하고, 여기서 라인의 화소수를 2356개로 가정하여 변환 영역상의 필터링을 더욱 구체적으로 설명하면, 제 6 도에 도시된 CPU(5)는 제 7 도의 스텝(7a)을 수행하여 입출력장치(15)를 통해 들어오는 상기 256개의 직렬 데이타를 메모리(10)에 기억시킨다. 이후, 상기 CPU(5)는 스텝(7b)의 초기 조건 설정 과정을 수행하에 계수들을 초기화 시킨다. 이때, 제 1-2변화 영역 계수 T₁및 T₂와 입력 신호 벡터 계수 Xi, 출력신호 벡터 계수 Zi가 초기화된다. 단계(7c)에서는, 블럭의 갯수 N 즉 256 데이터가 예를들어 16블럭으로 나누어졌다면 N는 16으로 정해지고, 또한 파이프 라인 매트릭스 P_J=T₂W_jHT₁가 산출된다. 계속하여 단계(7d)에서는 첫번째 블럭에서 마지막 블럭인 16번재 블럭까지의 입력신호 벡터와 상기 P_J가 각각 곱해지며, 곱하여진 이것은 단계(7e)에서 계속 누적합산되어 출력신호 벡터 Zi로서 출력된다. 따라서, 전체 데이터는 256개는 16개의 블럭으로 나뉘어 순차적으로 필터링 처리됨을 알 수 있다.

이와 같은 방법은 상호 연결이 국소적이므로 VLSI화 하기에 유리하며, 또한 완전한 변환 영역 필터링 효과가 나타난다. 실제로 상기 필터의 회로 구현은 불휘발성의 VLSI 칩으로서 제공된다.

상숭한 바와 같은 본 발명의 일반 변환 영역까지 확장할 수 있으며, 이론적으로 완전하므로 신호의 왜곡이 일어나지 않는 장점을 가짐과 동시에 하나의 스텝만에 필터링 처리를 할 수 있게 되며, 또하 대규모 집적회로화가 용이하여 가격의 저렴은 물론 신호의 필터링 처리 속도를 향상시킬 수 있는 효과가 있다.

Claims (4)

1. 시간 영역상의 데이타를 M차원으로 변환 부호화함에 의해 얻어진 변환 영역상에 입력 벡터신호인 직렬 데이타를 직접적으로 필터링하기 위한 변환 영역 필터링 방법에 있어서 : M개의 지연소자로 이루어진 N개의 그룹 메모리(여기서 상기 M은 상기 M차원의 차수와 동일하며, 상기 N은 「(L+M-)/M」+1이고, 상기 L은 필터링 하고자하는 필터의 길이)에 의해 상기 직렬 데이타를 차례로 시프팅하여 상기 M 갯수만큼의 지연후에 상기 지연된 직렬 데이타를 상기 그룹단위로 일시에 출력하기 위한 지연과정과 ; 상기 직렬 데이타의 벡터에 대한 내적연산을 위해 상기 그룹단위로 출력된 상기 직렬 데이타와 설정된 파이프 라인 매트릭스를 상기 N개 만큼의 곱셈기로써 각기 곱하는 승산과정과, 상기 곱하여진 직렬 데이타로부터 구하고자 하는 필터링 출력신호를 직접적으로 얻기 위해 상기 파이프 라인 매트릭스가 곱하여진 상기 직렬 데이타 중에서 같은 벡터성분을 가지는 직렬 데이타끼리 상기 M개 만큼의 가산기로써 서로 더하는 가산과정으로 이루어짐을 특징으로 하는 파이프 파인 구조를 이용한 변환 영역에서의 필터링 방법.
2. 제 1 항에 있어서, 승기 승산과정이, 상기 그룹단위로 출력된 상기 직렬 데이타와 다음의 식, P_j=T₂W_JHT₁(여기서 P_j는 파이프 라인 매트릭스이고,_j는 0부터 상기 N-1까지의 값을 갖는 자연수로서 상기 지연출력된 직렬 데이타에 대한 그룹의 명칭이다. 또한, T₂는 제 2 변환 영역의 계수를 얻기 위해 곱하여지는 M×M차원의 변환 매트릭스이고, W_J는 창 연산자이며, 상기 창 연산자의 첨자_J는 상기_J와 동일하다. 그리고 H는 필터 매트릭스이며, T₁은 제 1 변환 영역의 계수인 상기 직렬 데이타를 얻었을때 곱하여 졌던 M×M차원의 변환 매트릭스이다)을 만족하는 상기 파이프 라인 매트릭스를 블럭 단위로 각기 곱하는 것을 특징으로 하는 파이프 파인 구조를 이용한 변환 영역에서의 필터링 방법.
3. 제 1 항에 있어서, 상기 변환 영역상의 입력 벡터 신호인 상기 직렬 데이타가, 화상 신호를 변환 부호화 함에 의해 얻어진 것임을 특징으로 하는 파이프 라인 구조를 이용한 변환 영역에서의 필터링 방법.
4. 시간 영역상의 데이타를 M차원으로 변환 부호화함에 의해 얻어진 변환 영역상의 직렬 데이타를 직접적으로 필터링하기 위한 신호 처리 장치에 있어서 : M개의 지연소자로 이루어진 N개의 그룹 메모리(여기서 상기 M은 상기 M차원의 차수와 동일하며, 상기 N은 「(L+M-1)/M」+1이고, 상기 L은 필터링 하고자하는 필터의 길이)를 가지며, 상기 그룹 메모리들은 차례로 직렬 접속되고, 상기 직렬 데이타를 차례로 시프팅하여 M 갯수만큼의 지연 후 상기 지연된 직렬 데이타를 상기 그룹단위로 일시에 출력하기 위한 지연수단과 ; 상기 그룹 메모리의 갯수만큼의 곱 블럭을 가지고, 상기 지연 수단에 연결되며, 상기 지연 수단으로부터 출력된 상기 직렬 데이타를 다음의 식, P_j=T₂W_JHT₁(여기서 P_j는 파이프 라인 매트릭스이고, j는 0부터 상기 N-1까지의 값을 갖는 자연수로서 상기 지연 출력된 직렬 데이타에 대한 그룹의 명칭이다. 또한, T₂는 제 2 변환 영역의 계수를 얻기 위해 곱하여지는 M×M차원의 변환 매트릭스이고, W_J는 창 연산자이며, 상기 창 연산자의 첨자_J는 상기_J와 동일하다. 그리고 H는 필터 매트릭스이며, T₁은 제 1 변환 영역의 계수인 상기 직렬 데이타를 얻었을때, 곱하여 졌던 M×M차원의 변환 매트릭스이다.)을 만족하는 파이프 라인 매트릭스와 블럭 단위로 각기 곱하기 위한 승산 수단과 ; 상기 M개 만큼의 가산기를 가지고 상기 승산 수단에 연결되며, 상기 파이프 라인 매트릭스가 곱하여진 상기 직렬 데이타를 같은 성분을 가지는 것끼리 합함에 의해 도출되는 상기 제 2 변환 영역 계수를 필터링된 출력신호로서 제공하기 위한 가산 수단을 적어도 포함하는 것을 특징으로 하는 신호처리 장치.

Images