KR950016104A - 차분 직교 위상 쉬프트 키잉 복조기 - Google Patents
차분 직교 위상 쉬프트 키잉 복조기 Download PDFInfo
- Publication number
- KR950016104A KR950016104A KR1019930025502A KR930025502A KR950016104A KR 950016104 A KR950016104 A KR 950016104A KR 1019930025502 A KR1019930025502 A KR 1019930025502A KR 930025502 A KR930025502 A KR 930025502A KR 950016104 A KR950016104 A KR 950016104A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- multiplication
- outputting
- receiving
- input signals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
Abstract
디지탈 통신 시스템의 DQPSK방식 수신기에 있어서, DQPSK 복조회로의 구성을 단순화한 DQPSK 복조기가 개시되고 있다. 본 발명에 따르면 45도 위상 쉬프트를 뒷단에서 수행함에 따라 종래 DQPSK복조기의 필수 구성인 2개의 승산기가 필요없으므로 구성이 간단해진다. 또한
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 대역확산 통신시스템에서 DQPSK 변조 수행하는 일반적인 송신기의 블럭 구성도.
제2도는 대역확산 통신시스템에서 DQPSK 복조를 수행하는 일반적인 DMF를 이용한 비동기 수신기의 블럭구성도.
제3도는 일반적인 디지탈 정합필터의 블럭 구성도.
제4도는 종래 DQPSK 복조기의 블럭 구성도.
Claims (2)
- 디지탈 통신 시스템의 차분 직교 위상 쉬프트 키잉 방식 수신기에 있어서, 1채널 입력신호 I(K)를 입력받아 1샘플링 주기동안 지연하여 출력하는 제1지연수단과, Q채널 입력신호 Q(K)를 입력받아 1샘플링 주기동안 지연하여 출력하는 제2지연수단과, 상기 1채널 입력신호 I(K)와 상기 제1지연수단과의 지연출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제1승산수단과, 상기 Q채널 입력신호 Q(K)와 상기 제2지연수단의 지연 출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제2승산수단과, 상기 제1채널 입력신호 I(K)와 상기 제2지연수단과의 지연출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제3승산수단과, 상기 Q채널 입력신호 Q(K)와 상기 제1지연수단의 지연 출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제4승산수단과, 상기 제1승산수단의 승산 출력과 상기 제2승산기의 승산출력을 입력받으며, 상기 두 입력신호의 합을 연산 출력하는 제1가산수단과, 상기 제3승산수단의 승산 출력과 상기 제4승산수단의 승산출력을 입력받으며, 상기 두 입력신호의 차를 연산 출력하는 제2가산수단과, 상기 제1가산수단의 출력과 상기 제2가산수단의 출력을 입력받으며, 상기 두 입력신호의 차를 연산 출력하는 제3가산수단과, 상기 제1가산수단의 출력과 상기 제2가산수단의 출력을 입력받으며, 상기 두 입력신호의 힙을 연산 출력하는 제4가산수단과, 상기 제3가산수단의 출력과 상기 제4가산수단의 출력을 입력받아 1채널 데이타 및 Q채널 데이타를 출력하는 데이타결정수단으로 구성함을 특징으로하는 차분 직교 위상 쉬프트 키잉 복조기.
- 차분 직교 위상 쉬프트 키잉 방식 변조기에 있어서, 1채널 입력신호 I(K)를 입력받아 1샘플링 주기동안 지연하여 출력하는 제1지연수단과, Q채널 입력신호 Q(K)를 입력받아 1샘플링 주기동안 지연하여 출력하는 제2지연수단과, 상기 1채널 입력신호 I(K)와 상기 제1지연수단과의 지연출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제1승산수단과, 상기 Q채널 입력신호 Q(K)와 상기 제2지연수단의 지연 출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제2승산수단과, 상기 제1채널 입력신호 I(K)와 상기 제2지연수단과의 지연출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제3승산수단과, 상기 Q채널 입력신호 Q(K)와 상기 제1지연수단의 지연 출력신호를 입력받으며, 상기 두 입력신호의 승산값을 출력하는 제4승산수단과, 상기 제1승산수단의 승산 출력과 상기 제2승산기의 승산출력을 입력받으며, 상기 두 입력신호의 합을 연산 출력하는 제1가산수단과, 상기 제3승산수단의 승산 출력과 상기 제4승산수단의 승산출력을 입력받으며, 상기 두 입력신호의 차를 연산 출력하는 제2가산수단과, 상기 제1가산수단의 출력과 상기 제2가산수단의 출력을 입력받으며, 상기 두 입력신호의 차를 연산 출력하는 제3가산수단과, 상기 제1가산수단의 출력과 상기 제2가산수단의 출력을 입력받으며, 상기 두 입력신호의 합을 연산 출력하는 제4가산수단과, 상기 제3가산수단의 출력과 상기 제4가산수단의 출력을 입력받아 1채널 데이타 및 Q채널 데이타를 출력하는 데이타결정수단으로 구성함을 특징으로하는 차분 직교 위상 쉬프트 키잉 복조기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930025502A KR960000606B1 (ko) | 1993-11-27 | 1993-11-27 | 차분 직교 위상 쉬프트 키잉 복조기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930025502A KR960000606B1 (ko) | 1993-11-27 | 1993-11-27 | 차분 직교 위상 쉬프트 키잉 복조기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950016104A true KR950016104A (ko) | 1995-06-17 |
KR960000606B1 KR960000606B1 (ko) | 1996-01-09 |
Family
ID=19369102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930025502A KR960000606B1 (ko) | 1993-11-27 | 1993-11-27 | 차분 직교 위상 쉬프트 키잉 복조기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960000606B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100588753B1 (ko) * | 2001-12-13 | 2006-06-13 | 매그나칩 반도체 유한회사 | 위상쉬프트키잉 방식의 변조기 |
WO2007091774A1 (en) * | 2006-02-08 | 2007-08-16 | Electronics And Telecommunications Research Institute | Apparatus and method for quadrature phase shift keying |
WO2007091773A1 (en) * | 2006-02-08 | 2007-08-16 | Electronics And Telecommunications Research Institute | Apparatus and method for i/q modulation |
KR20190060505A (ko) | 2017-11-24 | 2019-06-03 | 피앤피넷 주식회사 | 사분의 파이 차분 직교 위상 시프트 키잉 디코더 및 그 디코딩 방법 |
-
1993
- 1993-11-27 KR KR1019930025502A patent/KR960000606B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100588753B1 (ko) * | 2001-12-13 | 2006-06-13 | 매그나칩 반도체 유한회사 | 위상쉬프트키잉 방식의 변조기 |
WO2007091774A1 (en) * | 2006-02-08 | 2007-08-16 | Electronics And Telecommunications Research Institute | Apparatus and method for quadrature phase shift keying |
WO2007091773A1 (en) * | 2006-02-08 | 2007-08-16 | Electronics And Telecommunications Research Institute | Apparatus and method for i/q modulation |
KR20190060505A (ko) | 2017-11-24 | 2019-06-03 | 피앤피넷 주식회사 | 사분의 파이 차분 직교 위상 시프트 키잉 디코더 및 그 디코딩 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960000606B1 (ko) | 1996-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2025232C (en) | Carrier recovery system | |
JP3144283B2 (ja) | 遅延検波装置 | |
CA1075317A (en) | Qam phase jitter and frequency offset correction system | |
JPH088987A (ja) | 位相検出装置 | |
US5627861A (en) | Carrier phase estimation system using filter | |
KR960039596A (ko) | 주파수 변조 신호 복조 회로 및 이를 채용한 통신 터미날 장비 | |
KR100359596B1 (ko) | 수신희망신호의수신을인식할수있는신호통신시스템 | |
US4477916A (en) | Transmitter for angle-modulated signals | |
US5057786A (en) | Quadrature amplitude modulation wave demodulator provided with band-pass filters for fixed equalizer | |
KR950016104A (ko) | 차분 직교 위상 쉬프트 키잉 복조기 | |
GB2244410A (en) | Quadrature demodulator | |
JPH1141302A (ja) | 多変調フレーム発信機/受信機 | |
JPH0846657A (ja) | 遅延検波方法および装置 | |
JPH0779363B2 (ja) | 遅延検波回路 | |
EP0467387A2 (en) | Costas loop carrier wave reproducing circuit | |
KR100725486B1 (ko) | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 | |
US6873663B1 (en) | Reception of M-ary PSK-modulated signals | |
US20020097819A1 (en) | Circuit and method for symbol timing recovery using phase demodulation | |
UA74153C2 (uk) | Спосіб поліпшення передавання інформаційного сигналу у інформаційному каналі та система зв'язку cdma з таким каналом (варіанти) | |
JP3225257B2 (ja) | Fm受信機 | |
KR970007873B1 (ko) | Bpsk 복조회로 | |
RU2287217C1 (ru) | Демодулятор ам- и чт-сигналов | |
KR100569831B1 (ko) | 회전 큐피에스케이 신호를 이용한 프레임 동기 방법 및 그장치 | |
KR100291075B1 (ko) | 위상의연속성을이용한위상추정장치및그방법 | |
JP2744541B2 (ja) | 二重差動符号化通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061229 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |