KR950015081B1 - 통신모드 절환방법 및 그 장치 - Google Patents

통신모드 절환방법 및 그 장치 Download PDF

Info

Publication number
KR950015081B1
KR950015081B1 KR1019930012726A KR930012726A KR950015081B1 KR 950015081 B1 KR950015081 B1 KR 950015081B1 KR 1019930012726 A KR1019930012726 A KR 1019930012726A KR 930012726 A KR930012726 A KR 930012726A KR 950015081 B1 KR950015081 B1 KR 950015081B1
Authority
KR
South Korea
Prior art keywords
signal
communication
mode
communication port
cpu
Prior art date
Application number
KR1019930012726A
Other languages
English (en)
Other versions
KR950004804A (ko
Inventor
류해영
Original Assignee
삼성중공업주식회사
최훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성중공업주식회사, 최훈 filed Critical 삼성중공업주식회사
Priority to KR1019930012726A priority Critical patent/KR950015081B1/ko
Publication of KR950004804A publication Critical patent/KR950004804A/ko
Application granted granted Critical
Publication of KR950015081B1 publication Critical patent/KR950015081B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

통신모드 절환방법 및 그 장치
제1도는 종래의 통신모드 절환장치를 나타내는 블록도.
제2도는 본 발명에 의한 통신모드 절환장치를 나타내는 블록도.
제3도는 제2도 장치에서 콘트롤러를 나타내는 상세도.
제4도는 제2도 장치에서 RS-422와 RS-485모드의 통신형태를 설명하기 위한 개념도.
* 도면의 주요부분에 대한 부호의 설명
10 : 중앙처리장치(Central Processing Unit : CPU)
20 : 콘트롤러 21 : 모드스위치부
25 : 제어로직부 30 : 3-상버퍼
40 : 통신포트 41 : RS-422송신부/RS-485
43 : RS-422수신부 45 : RS-232C
50 : 범용시리얼 통신디바이스
본 발명은 통신모드 절환방법 및 그 장치에 관한 것으로, 특히 하나의 통신포트를 다수의 통신모드 중 소망하는 통신모드로 간단하게 절환하여 데이타를 전송할 수 있도록 한 통신모드 절환방법 및 그 장치에 관한 것이다.
일반적으로 통신포트는 하나의 통신모드로만 고정되어 있는데, 제1도는 종래의 통신모드 절환장치를 나타내는 블록도로서, 제1a도에 도시된 바와 같이 RS-232는 중앙처리장치(11)와 범용시리얼 통신디바이스(13), 3-상 버퍼(15)에 RS-232C로만 고정되어 있는 통신포트(17)를 통해 전송가능 한 데이타를 전송한다. 한편, 제1b도는 RS-422와 RS-485의 경우로 중앙처리장치(11)로부터 인가되는 모드선택선호(SELMODE)에 제어를 받아 통신포드(19)를 RS-422와 ES-485중 어느 하나로 절환하게 된다. 따라서, 중앙처리장치(11)와 3-상 버퍼(15) 및 통신포드(19)는 해당 절환모드로 데이타를 전손하게 된다, 이렇게 모드절환시 통신포트는 하나의 통신모드로 고정되어 있기 때문에 해당 드라이버를 교체해서 사용해야 하는 번거로운 문제점이 있었다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 하나의 통신포트를 RS-232c, RS-422 및 RS-485등의 다양한 통신모드로 각각 사용할 수 있는 통신모드 절환방법을 제공함에 있다.
본 발명의 다른 목적은 전술한 통신모트 절환방법을 구현하기 위한 장치를 제공함에 있다.
이와 같은 본 발명은 목적은, 하나의 통신포드를 다수의 통신모드로 절환하기 위한 방법에 있어서, 소망의 통신모드를 설정하고 그에 따른 소정 비트의 이진신호들을 발생하는 단계와, 상기 이진신호들과 소정의 송ㆍ수신 선택신호를 인가받아 소정의 논리연산을 통해 통신포트를 해당 통신포트를 해당 통신모드로 절환시키는 단계, 및 상기 이진신호중 제1신호와 상기 논리연산을 통해 얻어진 제3신호에 응답하여 해당 통신모드로 데아타를 송ㆍ수신하는단계에 의하여 달성된다.
본 발명의 다른 목적은, 하나의 통신포트를 다수의 통신모드로 절환하기 위한 장치에 있어서, 전송 가능한 데이타를 송신하거나 수신받도록 통신포드를 제어하는 제어신호를 제어로직부와 통신포드의 송신인에이블신호로 인가하는 CPU와, 복수개의 딥 스위치를 구비하며 소망의 통신모드를 설정하여 그에 따른 이진형태의 신호들을 발생하는 모드스위치부와, 상기 모드스위치부로부터 인가되는 이진신호들과 CPU로부터 인가되는 제어신호에 응답하여 통신포트의 다수통신수신모드를 각각 인에이블 또는 디스에이블시키는 신호를 발생하는 제어로직부와, 상기 모드스위치부의 제1출력단으로부터 인가되는 이진신호와 상기 제어로직부로 부터 인가되는 신호에 응답하여 상기 CUP와 통신포트의 해당 통신모드 사이에 버퍼링 기능을 수행하는 3-상 버퍼, 및 상기 제어로직부로부터 인가되는 수신인에이블신호와 CPU로부터 인가되는 송신인에이블신호에 응답하여 해당 통신모드로 통작하는 통신포트에 의하여 달성된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제2도는 본 발명에 따른 통신모드 절환장치를 나타내는 블록도이다. 제2도의 장치는 통신포트가 소망의 통신모드로 동작하도록 제어하는 제1신호(S1)를 발생하고, 전송데이타를 송ㆍ수신하는 중앙처리장치(CPU)(10)를 구비한다. CPU(10)의 출력단에는 콘트롤러(20)가 연결된다. 이 콘트롤러(20)는 해당 통신모드설정에 따른 이진형태의 신호(SS1,SS2)를 발생하는 모드스위치부(21)와, CPU(10)로 부터의 제1제어신호(S1) 및 모드스위치부(21)로부터 이진형태의 신호(SS1,SS2)를 인가받아 통신포트가 원하는 통신모드의 송ㆍ수신상태로 동작할 수 있도록 제어하는 제3신호(S3)와 제1및 제2수신인에이블신호(REM1,REM2)들을 발생하는 제어로직부(25)로 이루어져 있다. CPU(10)와 콘트롤러(20)의 출력단 사이에는 해당 통신모드의 송ㆍ수신 데이타만을 전송 가능하게 하는 3-상 버퍼(30)가 연결된다. 제어로직부(25)의 출력단에는 전송가능한 데이타를 해당 통신모드로 송ㆍ수신하는 통신포트(40)가 연결된다. 통신포트(40)는 제어로직부(25)로부터 인가되는 제1수신인에이블신호(REM1)와 CPU(10)로부터 인가되는 제1신호(S1)의 제어를 받아 RS-422송신모드 또는 RS-485송ㆍ수신모드로 동작하는 RS-422송신부/RS-485(41)를 구비하고, 제어로직부(25)로부터 인가되는 제2수신인에이블신호(REM2)의 제어를 받아 RS-422수신모드로 동작하는 RS-422수신부(43), 및 RS-232C모드로 동작하는 RS-232C(45)를 구비한다. CPU(10)와 3-상 버퍼(30) 사이에는 RS-232C통신을 위한 범용시리얼 통신디바이스(50)가 연결되도록 구성된다.
제3도는 제2도 장치에서 콘트롤러(20)를 나타내는 상세도이다. 콘트롤러(20)는 복수개의 딥스위치(SW1,SW2)를 구비하며, 해당 통신모드를 스위칭하여 이진형태의 신호(SS1,SS2)를 구비하며, 발생하는 모드스위치부(21)를 구비한다. 모드스위치부(21)의 제1출력단에는 복수개의 인버터소자(INV1,INV3)가 연결되고, 제2출력단에도 입력신호(SS2)를 반전하여 출력하는 인버터소자(INV2)가 연결되며, 모드스위치부(21)의 제2출력단에도 입력신호(SS2)를 반전하여 출력하는 인버터소자(INV2)의 출력단 사이에는 부정논리곱연산을 수행하는 부정논리곱소자(NAND)와 논리곱연산을 수행하는 논리곱소자(AND)가 각각 연결되며, 논리곱소자(AND)와 제3인버터소자(INV3)의 출력단에는 CPU(10)로부터 인가되는 제1신호(S1)와 논리합연산을 수행하는 논리합소자(OR)가 연결된 제어로직부(25)로 구성된다.
제2도에서 , 구체적인 동작 설명은 제3도를 참조하여 통신모드별로 설명하기로 한다. 우선 RS-232C통신의 경우 모드스위치부(21)내의 복수개 딥스위치중 제1스위치(SW1)를 '온(ON)'상태로, 제2스위치(SW2)를 '오프(OFF)'상태로 셋팅하여 이진상태의 "0,1"신호(SS1,SS2)를 제어로직부(25)로 인가한다. 제어로직부(25)의 제1인버터소자(INV1)는 모드스위치부(21)의 제1스위치부(SW1)로부터 인가되는 '로우(Low)' 레벨의 신호(SS1)를 반전시켜 RS-422 및 RS485통신모드로 셋팅되지 않았음을 3-상 버퍼(30)에 인식시킨다. 제어로직부(25)의 제2인버터소자(INV2)는 모드스위치부(21)의 제2스위치 (SW2)로부터 인가 되는 '하이(High)'레벨의 신호(SS2)를 반전시켜 부정논리곱소자(NAND)와 논리곱소자(AND)로 각 인가한다. 부정논리곱소자(NAND)는 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '로우(Low)'레벨의 신호(SS1)와 제2인버터소자(INV2)로부터 인가되는 '로우(Low)' 레벨의 신호를 부정논리곱연산하여 '하이(High)'레벨의 제2수신인에이블신호(REM2)를 RS-422수신부(43)로 인가하므로써 통신포트(40)의 RS-422통신수신모드를 디스에이블(Disable)시킨다. 한편, 논리곱소자(AND)는 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '로우(Low)'레벨의 신호(SS1)와 제2인버터소자(INV2)로부터 인가되는 '로우(Low)'레벨의 신호를 논리곱연산하여 논리합소자(OR)로 인가한다. 논리합소자(OR)는 논리곱소자(AND)로부터 인가되는 '로우(Low)' 레벨의 신호와 제3인버터소자(INV3)를 통해 반전된 제1스위치(SW1)의 신호(SS1) 및 CPU(10)로부터 인가되는 제1신호(S1)를 논리합연산하여 '하이(High)'레벨의 제1수신인에이블신호(REM1)를 RS-422송신부/RS-485(41)로 인가하므로써 통신포트(40)의 RS-485통신수신모드를 디스에이블시킨다. 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '로우(Low)'레벨의 신호(SS1)는 또한, 3-상 버퍼(30)로 인가되어 RS-232C 통신모드로 셋팅되었음을 인식시킨다. 3-상 버퍼(30) 콘트롤러(20)로부터 인가되는 제2및 제3신호(S2,S3)에 응답하여 CPU(10)와 통신포트(40)의 해당 통신모드 사이에 버퍼링기능을 수행한다. 즉, '로우(Low)'레벨의 제2신호(S2)에 응답하여 3-상 버퍼(30)는 RS-232C(45)와 범용시리얼 통신디바이스(50) 사이에 데이타 전송이 가능하도록 해준다. CPU(10)는 범용시리얼 통신디바이스(50)를 리드/라이트 하므로 RS-232C의 통신을 가능하게 한다. 다음 RS-422 및 RS-485의 경우는 제4도에 도시된 바와 같이 멀티드롭(Multidrop)통신이 가능해야 한다.
제4도는 제2도 장치에서 RS-422와 RS485모드의 통신형태를 설명하기 위한 개념도로서, 제4a도는 RS-422모드의 통신형태로 4라인 멀트드롭통신이 가능해야 한다. 즉, 마스타에서 슬레이브측으로 데이타를 전송할 경우 마스타에서 전송한 데이타를 하나 내지 복수개의 슬레이브들이 수신할 수 있어야 하므로 모든슬레이브들은 모두 수신가능한 상태로 되어 있어야 한다. 제4b도는 RS-485모드의 통신형태로 2라인멀티드롭형태로 구성된다. 즉, 다수개의 슬레이브중 어느 하나로부터 데이타 전송라인을 통해 전송가능한 데이타를 전송할 경우 그 이외의 슬레이브들은 데이타 전송라인에서의 충돌(Collision)방지를 위해 데이타의 전송을 금지해야 한다. 여기서, TX+, TX- 및, RX+, RX-는 데이타 전송라인을 나타낸다.
제4a도에 도시된 바와 같이 RS-422통신의 경우 보드스위치부(21)내의 복수개 딥스위치중 제1스위치 (SW1)를 '오프(OFF)'상태로, 제2스위치 (SW2)를 '온(ON)' 상태로 셋팅하여 이진상태의 "1, 0" 신호(SS1,SS2)를 제어로직부(25)로 인가한다. 제어로직부(25)의 제1 및 제3인버터소자(INV1,INV3)는 모드스위치부(21)의 제1스위치 (SW1)로부터 인가하는 '하이(High)' 레벨의 신호(SS1)를 반전시킨다. 제1인버터 소자(INV1)로부터 출력되는 제3신호(S3)는 '로우(Low)' 레벨상태로 3-상 버퍼 (30)에 인가되어 RS-422 및 RS-485통신모드로 셋팅되었음을 인식시킨다. 제어로직부(25)의 제2인버터소자(INV2)는 모드스위치부(21)의 제2스위치 (SW2)로부터 인가되는 '로우(Low)' 레벨의 신호(SS2)를 반전시켜 부정논리곱소자(NAND)와 논리곱소자(AND)로 각 인가한다. 부정논리곱소자(NAND)는 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '하이 (High)'레벨의 신호(SS1)와 제2인버터소자(INV2)로부터 인가되는 '하이(High)'레벨의 신호를 부정논리곱연산하여 '로우(Low)'레벨의 제2수신인에이블신호(REM2)를 RS-422수신부(43)로 인가하므로써 통신포트(40)를 RS-422통신수신모드로 동작하도록 인에이블시킨다. 한편, 논리곱소자(AND)는 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '하이(High)'레벨의 신호(SS1)와 제2인버터소자(INV2)로부터 인가되는 '하이(High)'레벨의 신호를 논리곱연산하여 논리합소자(OR)로 인가한다. 논리합소자(OR)는 논리곱소자(AND)로부터 인가되는 '하이(High)'레벨신호에 의해 '하이(High)'레벨상태의 제1수신인에이블신호(REM2)를 RS-422송신부/RS-485(41)로 인가하여 통신포트(40)의 RS-485통신수신모드를 디스에이블시킨다. 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '하이 (High)'레벨의 신호(SS1)는 또한, 3-상 버퍼(30)로 인가되어 RS-232C 통신모드로 셋팅되지 않았음을 인식시킨다. 여기서 이 시스템이 마스타일 경우 CPU(10)는 '하이(High)'레벨의 제1신호(S1)를 콘트롤러(20)의 제어로직부(25)와 통신포트(40)의 RS-422송신부/RS-485(41)로 인가하여 통신포트(40)를 RS-422통신송신모드로 동작하도록 인에이블시킨다. 반대로, 슬레이브일 경우 CPU(10)는 '로우(Low)'레벨의 제1신호(S1)를 제어로직부(25)와 RS-422송신부/RS-485(41)로 인가하여 통신포트(40)의 RS-422통신송신모드를 디스에이블시킨다. 따라서, RS-422통신의 마스타인 경우 CPU(10)로부터 인가되는 전송데이타를 3-상 버퍼(30)와 RS-422송신모드의 통신포트(40)를 통해 하나 내지 복수의 슬레이브측으로 전송하고, 슬레이브인 경우 마스타측으로부터 전송되는 데이타를 RS-422수신모드의 통신포트(40)와 3-상 버퍼(30)를 통해 수신받아 CPU(10)로 전송한다.
그 다음, 제4b도에 도시된 바와 같이 RS-485통신의 경우 모드스위치부(21)내의 딥스위치중 제1 및 제2스위치(SW1,SW2)를 모두 '오프(OFF)'상태로 셋팅하여 이진상태의 "1, 1"신호(SS1,SS2)를 제어로직부(25)로 인가한다. 제어로직부(25)의 제1 및 제3인버터소자(INV1,INV3)는 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '하이(High)'레벨의 신호(SS1)를 반전시켜 3-상 버퍼(30)와 논리합소자(OR)로 각 인가한다. 3-상 버퍼(30)는 제1인버터소자(INV1)로부터 인가되는 '로우(Low)'레벨의 제3신호(S3)에 의해 RS-422 및 RS-485통신모드로 셋팅되었음을 인식한다. 제어로직부(25)의 제2인버터소자(INV2)는 모드스위치부(21)의 제2스위치(SW2)로부터 인가되는 '하이(High)레벨의 신호(SS2)를 반전시켜 부정논리곱소자(NAND)와 논리곱소자(AND)로 각 인가한다. 부정논리곱소자(NAND)는 모드스위치부(21)의 제1스위치(SW1)로부터 인가되는 '하이(High)'레벨의 신호(SS1)와 제2인버터소자(INV2)로부터 인가되는 '로우(Low)'레벨의 신호를 부정논리곱연산하여 '하이(High)'레벨의 제2수신인에이블신호(REM2)를 RS-422수신부(43)로 인가하므로써 통신포트(40)의 RS-422통신수신모드를 디스에이블시킨다. 한편, 논리곱소자(AND)는 모드스위치턱(21)의 제1스위치(SW1)로부터 인가되는 '하이(High)'레벨의 신호(SS1)와 제2인버터소자(INV2)로부터 인가되는 '로우(Low)'레벨의 신호를 논리곱연산하여 논리합소자(OR)로인가한다. 논리합소자(OR)는 논리곱소자(AND)로부터 인가되는 '로우(Low)'레벨의 신호와 제3인버터소자(INV3)로부터 인가되는 '로우(Low)'레벨신호 및 CPU(10)로부터 인가되는 제1신호(51)를 논리합연산한다. 이 경우 제1신호(S1)의 상태에 따라 통신포트(40)의 RS-485통신수신모드가 제어를 받게 된다. 즉, 데이타를 전송하고자 하는 측에서 데이타 전송을 위헤 제1제신호(S1)를 '하이(High)'레벨 상태로 출력하면 제1수신인에이블신호(REM1)는 '하이(High)'레벨이 되어 RS-422송신부/RS-485(41)로 인가되어 통신포트(40)의 RS-485수신모드를 디스에이블시킨다. 제1신호(S1)도 RS-422송신부/RS-485(41)로 인가되어 통신포트(40)의 RS-485수신모드를 디스에이블시킨다. 제1신호(S1)도 RS-422송신부/RS-485(41)로 인가되어 통신포트(40)를 RS-485송신모드로 동작하포록 인에이볼시킨다. 3-상 버퍼(30)는 CPU(10)로부터 인가되는 전송 가능한 데이타를 RS-485(41)를 통해 전송할 수 있도록 버퍼링 기능을 수행한다. 반면, 데이타를 수신하고자 하는 측에서는 제1신호(S1)를 '로우(Low)'레벨로 출력하여 제1수신인에이블신호(REM2)를 '로우(Low)'레벨 상태로 하여 RS-485송신모드를 디스에이블시키고, RS-485수신모드를 인에이블시킨다. 그럼 3-상 버퍼 (30)는 통신포트(40)의 RS-485(41)를 통해 수신받은 데이타를 CPU(10)로 전송할 수 있도록 버퍼링 기능을 수행 한다.
상술한 바와 같이 본 발명은 통신모드 절환방법 및 그 장치에 관한 것으로 고정된 통신포트 사용으로 인해 각각의 모드절환이 이루어지던 것을 모드스위치부의 통신모드별 셋팅상태에 따라 하나의 포트를 RS-232C, RS-422, RS-485통신모드로 절환할 수 있고, 또한 하나의 큰트롤신호에 따라 송·수신모드를 절환할수 있도록 하므로써 간단하게 한 통신포트에서 여러가지 통신을 행할 수 있는 효과를 갖는다.

Claims (4)

  1. 하나의 통신포트를 다수의 통신모드로 절환하기 위한 장치에 있어서, 전송 가능한 데이타를 송신하거나 수신받도록 통신포트를 제어하는 제어신호를 제어로직부와 통신포트의 송신인에이블신호로 인가하는 CPU ; 복수개의 딥스위치를 구비하며 소망의 통신모드를 설정하여 그에 따른 이진형태의 신호들을 발생하는 모드스위치부 ; 상기 모드스위치부로부터 인가되는 이진신호들과 CPU로부터 인가되는 제어신호에 응답하여 통신포트의 다수통신수신모드를 각각 인에이블 또는 디스에이블시키는 신호를 발생하는 제어로직부 ; 상기 모드스위치부의 제1출력단으로부터 인가되는 이진신호와 상기 제어로직부로부터 인가되는 신호에 응답하여 상기 CPU와 통신포트의 해당 통신 모드사이에 버퍼링 기능을 수행하는 3-상 버퍼 ; 및 상기 제어로직부로부터 인가되는 수신인에이블신호와 CPU로부터 인가되는 송신인에시블신호에 응답하여 해당 통신모드로 동작하는 통신포트를 포함하는 통신모드 절환장치.
  2. 제1항에 있어서, 상기 제어로직부는 상기 모드스위치부의 제1출력단과 3-상 버퍼 사이에 제1인버터소자가 연결되고, 모드스위치부의 제1출력단과 모드스위치부의 제2출력단에 연결된 제2인버터소자의 출력단에 부정논리곱소자와 논리곱소자가 연결되며, 논리곱소자와 제1인버터소자의 출력단에는 상기 CPU로부터 인가되는 신호와 논리합연산을 수행하는 논리합소자가 연결되어 다수의 통신수신모드를 인에이블 또는 디스에이블시키는 신호를 발생하는 것을 특징으로 하는 통신모드 절환장치.
  3. 하나의 통신포트를 다수의 통신모드로 절환하기 위한 방법에 있어서, 소망의 통신모드를 설정하고 그에 따른 소정의 비트의 이진신호들을 발생하는 단계 ; 상기 이진신호들과 소정의 송·수신선택신호를 인가받아 소정의 논리연산을 통해 통신포트를 해당 통신모드로 절환시키는 단계 ; 및 상기 이진신호중 제1신호와 상기 논리연산을 통해 얻어진 제3신호에 응답하여 해당 통신모드로 데이타를 송·수신하는 단계를 포함는 통신모드 절환방법.
  4. 제3항에 있어서, 상기 절환단계는 상기 제1신호를 반전시켜 다수의 통신모드 중 어느 하나가 설정되었음을 나타내는 제3신호를 발생하는 단계 ; 상기 이진신호중 제2신호를 반전시켜 제1신호와 부정논리곱 연산하여 통신포트의 제1통신수신모드를 인에이블 또는 디스에이블시키는 신호를 발생하는 단계 ; 상기 반전된 제2신호와 제1신호를 논리곱연산하는 단계 ; 및 상기 논리곱연산된 신호와 반전된 제1신호 및 송·수신선택신호를 논리합연산하여 통신포트의 제2통신수신모드를 인에이블 또는 디스에이블시키는 신호를 발생하는 단계로 이루어진 것을 특징으로 하는 통신모드 절환방법.
KR1019930012726A 1993-07-07 1993-07-07 통신모드 절환방법 및 그 장치 KR950015081B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930012726A KR950015081B1 (ko) 1993-07-07 1993-07-07 통신모드 절환방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930012726A KR950015081B1 (ko) 1993-07-07 1993-07-07 통신모드 절환방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR950004804A KR950004804A (ko) 1995-02-18
KR950015081B1 true KR950015081B1 (ko) 1995-12-21

Family

ID=19358867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930012726A KR950015081B1 (ko) 1993-07-07 1993-07-07 통신모드 절환방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR950015081B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337772B1 (ko) * 2007-03-12 2013-12-06 주식회사 엘지씨엔에스 상이한 통신규격을 갖는 통신포트 공유방법 및 그 장치
KR20190129404A (ko) * 2018-05-11 2019-11-20 파밀넷 주식회사 Rs-232, rs-422, rs-485 선택 및 출력신호 자동 제어기

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607292B1 (ko) * 1998-12-28 2006-09-28 삼성탈레스 주식회사 시리얼통신 자동선택 장치_
KR20010083748A (ko) * 2000-02-21 2001-09-01 박종섭 통신 시스템의 교환기의 입출력 정합장치
KR100759480B1 (ko) * 2006-03-16 2007-09-20 엘에스산전 주식회사 Ｐｌｃ의 시리얼 통신 변환 방법 및 그 변환 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337772B1 (ko) * 2007-03-12 2013-12-06 주식회사 엘지씨엔에스 상이한 통신규격을 갖는 통신포트 공유방법 및 그 장치
KR20190129404A (ko) * 2018-05-11 2019-11-20 파밀넷 주식회사 Rs-232, rs-422, rs-485 선택 및 출력신호 자동 제어기

Also Published As

Publication number Publication date
KR950004804A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
KR100463886B1 (ko) 양방향신호전송시스템및인터페이스장치
KR950015081B1 (ko) 통신모드 절환방법 및 그 장치
EP0367460A1 (en) Optical fiber bus controller
KR101815333B1 (ko) 공통 통신포트로 ｒｓ-232ｃ와 ｒｓ-485 통신을 수행하는 시리얼 통신 장치
US4404556A (en) Bit expansion circuit
JPH10283088A (ja) シリアル通信回路
KR100366049B1 (ko) 직렬통신제어기를 이용한 직접메모리접근장치
US4679228A (en) Speakerphone sensing circuit
KR100231487B1 (ko) 공통 버스 방식을 이용한 통신 시스템에서의 자기인식신호(sid) 발생장치
JPS55123257A (en) Time-division multiple remote controller
KR200351541Y1 (ko) 통신회선 보호용 송수신 장치
KR950012512B1 (ko) Vme 버스 확장을 위한 중계보드
KR100218363B1 (ko) 데이터 라인 공유 회로
KR910002172A (ko) 비 고정된 마스터/슬레이브 시스템의 멀티플 통신방법 및 회로
KR910000875B1 (ko) 프로그램어블 로직콘트롤러에서 입출력 모듈의 번지지정이 필요없는 직렬 데이타 전송방법 및 장치
JPH067658Y2 (ja) 遠隔制御装置
KR100365467B1 (ko) 수치제어데이타통신회선자동인식분배장치
KR100202977B1 (ko) 이중화 보드와 백보드상의 코넥터간 정합장치
KR200331434Y1 (ko) 고속 디지털 신호 버스 매칭 장치
JPH04278752A (ja) 通信制御装置
KR20000009541A (ko) 직렬통신장치 및 방법
JPH039401A (ja) 数値制御装置
JPS61112204A (ja) リモ−トプロセス入出力装置
JPH0919152A (ja) 電力変換装置の外部信号入出力装置
JP3136020B2 (ja) 多重通信方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee