KR950012190B1

KR950012190B1 - 더블데크 서보계 제어방법

Info

Publication number: KR950012190B1
Application number: KR1019920001230A
Authority: KR
Inventors: 김철홍; 손규영
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1991-01-31
Filing date: 1992-01-28
Publication date: 1995-10-14
Also published as: GB2253086A; GB2253086B; DE4202632A1; JPH04307455A; KR920015309A; KR950006826A; KR950012204B1; GB9202065D0; JP2728188B2

Abstract

내용 없음.

Description

더블데크 서보계 제어방법

제1도는 본 발명의 제어방법이 적용되는 더블데크 서보계 제어장치 회로도.

제2도는 제1도중 마이콤에 부가된 타이머부의 회로도.

제3도는 본 발명의 제어방법을 수행하기 위한 플로챠트이다.

* 도면의 주요부분에 대한 부호의 설명

100 : 제1데크 110 : 제2데크

120 : 마이콤 130 : 키매트릭스

101, 102, 111, 112 : 제1∼4드럼헤드 103, 113 : 제1, 2오디오 제어헤드

104, 114 : 제1, 2드럼 105, 115 : 제1, 2캡스턴

106, 116 : 제1, 2영상처리부 107, 117 : 제1, 2캡스턴구동부

108, 118 : 제1, 2드럼구동부

본 발명은 더블데크 서보계 제어방법에 관한 것으로, 특히 양 데크내의 소보계를 총괄적으로 제어하는 방법에 관한 것이다.

일반적으로, 2개의 데크를 구비한 더블데크(Dubble Deck) 기록재생장치는 기록매체상에 기록되어진 정보의 복사 및 편집을 가능하게 하여 사용자에게 편리함을 제공하기 위한 장치이다. 그리고 기록재생장치에 있어서 서보(Servo System)는 기록매체의 주행을 제어하기 위한 켑스턴서보(Capstan Servo), 드럼헤드(Head)들의 위상과 회전수를 제어하기 위한 드럼서보(Drum Servo), 기록매체의 백텐션(Back Tension)을 제어하기 위한 배텐션서보 등을 포함하고 있으며, 이들중 백텐션서보는 메카니컬서보(Mechanical Servo)에 해당한다.

현재의 더블데크 기록재생장치는 2대의 기록재생장치를 일체화한 형태로 구성되어, 각각의 양 데크내의 서보계를 독립적으로 제어하기 위해 독립 서보계 제어회로가 존재해야 한다.

따라서, 본 발명의 목적은 더블데크 기록재생장치에 있어서 양 데크내의 서보계를 총괄적으로 제어할 수 있는 더블데크 서보계 제어방법을 제공함에 있다.

상기한 본 발명의 목적을 달성하기 위하여 제1, 2데크를 구비한 더블데크 기록 재생장치에서 두 서보제를 총괄적으로 제어하기 위한 방법은(a) DFG, DPG 및 DFG 신호들 중 어느 신호가 마이크로 컴퓨터에 내장된 CPU에 인가되는지를 판단하는 단계와, (b) 인가된 신호가 제1데크에서 오는지 또는 제2데크에서 오는지를 판단하는 단계와, (c) 인가된 신호를 처리하는 단계와, (d) 인가된 신호가 DPG신호이라면 소정시간 경과 후에 언제 스위칭펄스를 출력할 것인가를 결정하는 단계와, (e) 스위칭 펄스가 출력된 후에 소정기간이 경과하고 나서 언제 제어펄스를 출력할 것인가를 결정하는 단계와, (f) DPG 신호가 발생된 곳에 의거하여 출력된 신호를 제1데크로 보낼 것인가 또는 제2데크로 보낼 것인가를 결정하는 단계와, (g) 결정된 데크로 출력된 신호를 전송하는 단계로 구성된다.

제1도는 더블데크 서보계 제어장치를 보인 것으로, 거기에서 참조번호 100 및 110은 제1및 2데크, 120은 마이콤, 130은 키매트릭스, 101, 102, 111 및 112는 제1∼4드럼헤드, 103 및 113은 제1및 2오디오제어헤드, 104 및 114는 제1및 2드럼 105 및 115는 제1및 2캡스턴, 106 및 116은 제1및 2 영상처리부, 107 및 117은 제1및 2캡스턴 구동부, 108 및 118은 제1및 2드럼구동부를 가리킨다.

제1캡스턴(105)은 테이프를 주행시킨다. 그리고 제1드럼(104)에 설치·부착된 제1. 2드럼헤드(101,102)는 제1드럼에 서로 정반대 위치에 있으며 제1드럼(104)이 회전함에 따라 상호 교번 적으로 테이프와 접촉 외에 테이프에 기록된 영상정보를 독취하여 제1영상처리부(106)로 전달하거나 제1영상처리부(106)에서 처리된 영상정보를 테이프에 기록하게 한다.

제1영상처리부(106)는 입출력라인(5)을 통해 유입되는 영상정보를 처리하여 제1, 2드럼헤드(101, 102)에 번갈아 공급하거나, 제1, 2드럼헤드(101,102)가 독취한 영상정보를 번갈아 수신한다. 여기서 제1, 2그럼헤드(101,102)의 선택을 마이콤(102)의 출력에서 나오는 스위칭펄스의 논리상태에 따라 행한다. 즉, 스위칭펄스의 논리상태가 하이이면 제1드럼헤드(101)가 선택되고, 스위칭펄스의 논리상태가 로우이면 제2드럼헤드(102)가 선택된다.

제1캡스턴구동부(107)는 제1캡스턴(105)의 회전속도를 제어하기 위하여 자체 내에 모터 및 모터구동부를 포함한다. 그리고 제1캡스턴 구동부(107)는 마이콤(120)으로부터 출력되는 펄스폭변조(이하, 간단히 PWM이라 한다)형태의 제1제어신호에 의해 제1캡스턴(105)의 회전속도를 조정한다. 또한 제1캡스턴구동부(107)는 제1캡스턴(105)의 회전속도에 대한 정보를 가지고 있는 캡스턴 프리퀀시 제너레이터(Capsten Frequency Generator; 이하 CFG라 함)신호를 마이콤(120)에 공급한다.

제1드럼구동부(108)는 마이콤(120)로부터 출력되는 PWM 형태의 제2제어신호에의 제1드럼(104)의 회전속도를 조절하고, 제1드럼(104)의 회전속도 및 제1드럼(104)에 설치·부착된 제1, 2드럼헤드(101), (102)의 위치 정보를 각각 나타내는 드럼프리퀀시 제너레이터(Drum Frequency Generator; 이하 DFG라함) 및 드럼페이즈 제너레이터(Drum Phase Generator; 이하 DPG라 함)신호를 발생하여 마이콤(120)에 공급한다.

제1캡스턴(105)과 제1드럼(104) 사이에 설치된 제1오디오제어헤드(103)는 기록시 마이콤(120)에서 나오는 제어펄스열을 테이프의 제어트랙에 기록하고, 재생시에는 제어트랙에 기록되어진 제어펄스열을 독출하여 마이콤(120)에 공급한다.

이상과 같이 제1, 2드럼헤드(101,102), 제1오디오제어헤드(103), 제1캡스턴(105), 제1드럼(104), 제1영상처리부(106), 제1캡스턴구동부(107) 및 제1드럼구동부(108)는 함께 제1데크(100)을 구성하고 있다.

그리고 제2데크(110)는 제3, 4드럼헤드(111,112), 제2오디오제어헤드(113), 제2드럼(114), 제2캡스턴(115), 제2영상처리부(116), 제2캡스턴구동부(117) 및 제2드럼구동부(118)들로 구성되며 각 구성요소들은 제1데크의 대응되는 구성요소들과 동일하게 작동된다.

마이콤(120)은 자체 내에 내장된 제1, 2타이머회로(121,122)를 통해 제1오디오제어헤드(103), 제1캡스턴구동부(107) 및 제1드럼구동부(108)로부터 제어펄스, CFG신호 DFG 신호를 수신하고 또한 스위칭 펄스열, PWM형태의 캡스턴 구동용 제1제어신호 및 드럼구동용 제2제어신호를 발생한다.

그리고 키매트릭스(130)은 사용자 지정하는 작동 제어명령을 2진 논리 값 형태의 키데이터로 바꾸어 마이콤(120)에 공급한다.

제2도는 제1도에 도시된 회로도중 마이콤(12)에 포함된 제1, 2타이머회로(121,122)의 상세회로도이다. 여기에서, 제1, 2타이머회로(121),(122)는 상호동일구성을 가지므로 제1타이머회로(121)의 동작만을 서술한다.

제2도에서, 참조번호는 200은 카운터. 211∼216은 타임포착 모듈들, 231∼235는 모듈제어레지스터들, 26은 비교기, 241∼245는 쉬미트트리거회로들, 251∼255는 분주기들이다.

카운터(200)는 제1입력라인(261)을 통해 외부 오실레이터(도시하지 않음)로부터의 시스템클릭을 카운트하여 카운트된 16비트의 타임 데이터들을 제1∼6타임포착모듈들(211∼216)에 각각 공급한다. 제1입력라인(261)는 외부오실레이터에 접속되어 있다.

제2입력라인(262)는 CFG 신호를 유입하기 위해 제1캡스틴 구동부(107)에 접속된다. 제1쉬미트트리거회로(241)은 제2입력라인(262)에 접속되어 CFG 신호를 파형정형한다. 제1분주기(251)는 파형정형 된 CFG 신호를 소정의 주파수비로 분할하여 제1타임포착모듈(211)에 공급한다.

제3입력라인(263)은 DFG 신호를 유입하기 위하여 제1드럼구동부(108)에 접속된다. 제2쉬미트트리거회로(242)는 DFG 신호를 파형정형한다. 제2분주기(252)는 분주된 DFG신호를 미리 설정된 분주비로 분주하여 제2타임포착모듈(212)에 공급한다.

제4입력라인(264)는 DPG 신호를 유입하기 위하여 제1드럼 구동부(108)에 접속된다. 제3쉬미트트리거회로(243)은 DFG 신호를 파형정형하여 제3타임 포착모듈(213)에 공급한다.

제5입력라인(265)는 제어펄스를 수신하기 위하여 제1오디오 제어헤드(103)에 접속된다. 제4쉬미트트리거회로 (244) 및 제3분주기(253)는 제어펄스를 파형정형하고 분주한 다음에 이를 제4팀 포착 모듈(214)에 공급한다.

제6입력라인(266) 및 제5 쉬미트트리거 회로(245)는 사용하지 아니한다.

제1∼6타임 포착모듈들(211∼216)들은 각각 내부 인터럽트단자, 내부제어단자, 내부입력포트 및 내부출력포트를 가지고 있으며, 내부제어단자는 쉬트트리거회로(241∼245) 및 분주기(251∼253)를 통해 제2 내지 6입력라인(262∼266)중 해당하는 것에 접속되어 해당타임 포착모듈이 제1데크 100으로부터의 어느 신호가 내부 제어단자로 인가될 순간의 타임데이터를 카운터 200으로부터 포착한 다음에 이를 내부 출력포트에 래치하고, 동시에 내부 인터럽트 단자에 인터럽트 신호를 발생하여 인터럽트 전송라인(272)을 통하여 CPU로 전송한다. 내부 입력포트는 타임 데이터 전송라인(270)을 통하여 카운터(200)에 접속되면 내부 출력포트는 입·출력 전송버스(271)를 통해 CPU에 접속된다.

상세하게 설명하면 제1∼제4타임포착모듈을(211∼214)는 각각 파형정형하고 분주된 CFG, DFG 신호들 및 제어펄스 및 파형정형된 DPG 신호가 내부제어단자로 인가될 때에 카운터(200)로부터 타임데이터를 포착하고, 즉 타임데이터 전송통로(270) 및 그의 내부 입력포트를 통해 카운터(200)로부터의 카운트된 16비트 타임데이터를 받아 그의 내부출력포트에서 일시적으로 래치하고 나서 이를 I/O전송버스(271)를 통해 CPU를 전송한다. 이와 함께 인터럽트신호를 내부 인터럽트단자에 발생시켜 인터럽트 전송라인(272)을 통해 CPU쪽으로 전송한다.

제1∼5모듈제어레지스터들(231∼235)는 제1∼5타임포착모듈들(211∼215)에 접속되어 있고 이들은 제어단자로 들어오는 제1데크로부터의 다양한 신호들, 즉 CFG, DFG, DPP 신호들 및 제어펄스 중 어느하나의 상승엣지, 하강엣지등과 같은 어느부분에서 제1∼5타임 포착모듈들(211∼215)의 카운터(200)의 카운트된 타임데이터를 포착하도록 포착타임을 설정해준다.

비교기 236은 제6타임포착모듈 216에 접속되어 CPU로부터 받은 타임데이터를 저장하고 이 저장된 데이터를 제6타임포착모듈(216)을 통해 카운터(200)으로부터 읽은 타임데이터와 비교하며 비교하여 같을 때 소정논리신호를 발생한다.

소정의 논리신호에 따라 스위치들 SW1∼SW3은 스위칭 동작을 행한다. 따라서, PWM형태의 드럼구동용 제1제어신호 및 캡스턴구동용 제2제어신호와 스위칭펄스를 각 해당스위치들 SW1∼SW3 접속된 제1∼제3출력라인(267∼269)에 나타난다.

제1출력라인(267)은 드럼구동용 제1제어신호를 제1드럼구동부(108)에 공급하고, 제2출력라인(268)은 캡스턴구동용제어신호를 제1캡스턴구동부(107)에 공급하며, 제3출력라인(269)는 스위칭펄스를 제1영상처리부(106)에 공급한다.

제3도는 제1도에 도시된 회로도중 마이콤(120)이 수행하는 동작흐름도로서, 제2도에 도시된 타이머회로의 동작상태를 나타낸다. 거기에서 제3a도는 테이프의 저장 내용을 독출하는 과정을 보인 것이고 제3b도는 테이프에 임의의 내용을 저장하는 과정을 보인다.

마이콤(120)은 자체 내에 CPU를 구비하고 있으며, 이 CPU에 제2도에 도시된 타이머회로로부터 인터럽트신호가 인가될 때마다 제3도의 프로그램이 실행된다. 인터럽트신호에 의해 프로그램이 진행되면, 우선 CPU는 DFG, DPG 및 CFG 신호들 중 어느 신호가 입·출력 전송버스(271)을 통해 CPU에 인가되는지를 판단한다(단계 300,400,500). 이들 신호들 중 어느 신호도 CPU에 인가되지 아니하면 CPU는 더블데크 기록재생장치가 재생모드에 있는지, 혹은 기록모드에 있는지를 판단하여(단계 600)기록모드에 있다면 CPU는 자신에게 제어펄스가 인가되는지를 판단한다.(단계610). 스텝 310, 410, 510 및 620에 CPU는 인가된 신호 또는 펄스가 제1데크로부터 왔는지, 혹은 제2데크로 왔는지를 판단한다. 만약 스텝 310, 410, 510 및 620의 결정이 긍정이면 프로그램은 해당단계 320, 420, 520 및 620으로 진행하여 인가된 신호 또는 펄스를 처리한다. 즉, 드럼이나 캡스턴의 회전속도 또는 위상을 맞추기 위해 DFG, DPG 또는 CFG신호의 에러 값을 보상한다. 만약 CPU에 DPG신호가 인가되었다면 CPU는 DPG 신호의 인가 후 소정의 시간이 경과한 다음에 스위칭 펄스를 출력할 것인가를 판단한다(단계 800). 기록모드시, CPU는 스위칭펄스 출력 후 소정의 시간이 경과한 다음에 제어펄스를 출력할 것인가를 판단한다.(단계 710). 단계 800에서의 판단이 긍정이면 인가된 DPG 신호가 제1데크 100에서 왔는지 또는 제2데크 200에서 왔는지에 따라(단계 810) CPU는 스위칭펄스를 제1데크 100으로 보낼 것인지, 혹은 제2데크 200으로 보낼 것인지를 결정한다(단계 820). 마찬가지로, CPU는 제어펄스를 제1데크 100으로 보낼 것인지, 혹은 제2데크 200으로 보낼 것인지를 결정한다(단계 730). 이어서, 단계 730 및 80의 판단에 따라 제어펄스 또는 스위칭펄스를 제1데크( 100) 또는 제2데크(200)로 전송한다.

상술한 바와 같이 본 발명은 마이콤 내부에 타이머 회로를 부가하여 두 개의 데크를 동시에 제어할 수 있도록 회로의 구성을 간소화 할 수 있는 이점이 있고, 또한 원가 절감도 얻을 수 있다.

Claims

제1, 2데크를 구비한 더블 데크 기록 재생장치에서 (a) DFG, DPG 및 CFG 신호들 중 어느 신호가 마이크로 컴퓨터에 내장된 CPU에 인가되는지를 판단하는 단계와, (b) 인가된 신호가 제1데크에서 오는지 또는 제2데크에서 오는지를 판단하는 단계와, (c) 인가된 신호를 처리하는 단계와, (d) 인가된 신호가 DPG 신호라면 소정시간 경과 후에 언제 스위칭펄스를 출력할 것인가를 결정하는 단계와, (e) 스위칭 펄스가 출력된 후에 소정시간이 경과하고 나서 언제 제어펄스를 출력할 것인가를 결정하는 단계와, (f) DPG 신호가 발생된 곳에 의거하여 출력된 신호를 제1데크로 보낼 것인가 또는 제2데크로 보낼것인가를 결정하는 단계와, (g) 결정된 데크로 출력된 신호를 전송하는 단계로 이루어져 서보계를 총괄적으로 제어하는 방법.
제1항에 있어서, 상기 CPU에 제어펄스가 인가되는지를 판단하고 나서 상기 스텝들 (b) 및 (c)를 수행하는 단계를 더 포함하는 방법.