KR950011171B1 - 다층레벨 레지스트의 에칭방법 - Google Patents
다층레벨 레지스트의 에칭방법 Download PDFInfo
- Publication number
- KR950011171B1 KR950011171B1 KR1019920021764A KR920021764A KR950011171B1 KR 950011171 B1 KR950011171 B1 KR 950011171B1 KR 1019920021764 A KR1019920021764 A KR 1019920021764A KR 920021764 A KR920021764 A KR 920021764A KR 950011171 B1 KR950011171 B1 KR 950011171B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- etching
- gexse
- layer
- pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 MLR의 에칭 공정단면도.
제 2 도는 본 발명의 MLR에칭 공정단면도.
제 3 도는 본 발명의 노광원리 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 저층 레지스트
3 : 중간층 6 : GexSe1-x
7 : Ag2Se 8 : 패턴마스크
9 : 상층 레지스트
본 발명은 다층레벨 레지스트(Multi-Level Resist : MLR)공정에 관한 것으로 특히 다층 레벨 레지스트(이하 MLR)의 에칭시에 생성되는 중합체를 감소시키기게 적당하도록 상층에 무기질 레지스트를 사용한 MLR의 에치 방법에 관한 것이다.
종래의 MLR에칭시에는 상층 레지스트의 잔유물이 완전히 제거되지 않고 하층의 측벽이 남아 있어 패턴형성에 어려움이 있었다.
이와같은 종래의 MLR에칭방법을 첨부된 도면을 참조하여 설명하면 다음과 같다. 제 1 도는 종래의 MLR에칭공정단면도로써, 제 1(a) 도와 같이 반도체 기판(1)위에 차례로 유기물질인 저층 레지스트(2), SOG(Spin On Glass) 또는 PE산화막등의 중간층(3), 유기질인 상층 레지스트(4)을 차례로 증착하여 MLR구조를 형성한 다음 패턴마스크(8)을 이용하여 상층 레지스트(4)을 노광하면 상층 레지스트(4)가 패터닝된다.
제 1(b) 도와 같이 패터닝된 상층 레지스트(4)를 마스크로 이용하여 중간층(3) 및 저층 레지스트(2)을 식각한다. 그러나 이와 같은 종래의 MLR에칭방법에 있어서는 유기질인 상층 레지스트 제거시 Cl-기 반응으로 인하여 폴리머(Polymer)가 하층 측벽에 형성되어 제거되지 않는다.
따라서 패턴의 밀집도에 따라 불규칙적인 선폭바이러스를 갖게되고 미소부하효과(micro-loding effect)를 야기하여 완성된 반도체 장치이 성능을 저하시키기되는 등의 문제점이 있다.
본 발명은 상기와같은 문제점을 해결하기 위해 안출한 것으로써 MLR에칭시에 생성되는 중합체를 감소시켜 반도체 장치의 특성이 향상되도록 하는데 그 목적이 있다.
이와같은 목적을 달성하기 위한 본 발명은 상층 레지스트를 무기질 레지스트로 사용하는데 그 특징이 있다.
이와같은 본 발명의 MLR에칭방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 2 도는 본 발명의 MLR에칭공정단면도로써, 제 2(a) 도와같이 반도체 기판(1)에 저층 레지스트(2)와 SOG 또는 PE산화막등의 중간층을 차례로 증착한후 그위에 GexSe1-x(6)를 2000~3000Å정도로 증착하고 제 2(b) 도와 같이 그위에 Ag2Se(7)을 고주파 스퍼터장치로 500Å정도로 증착하여 상층 레지스트(9)를 형성한다.
이때 상층 레지스트(9)로 Ag2S/As2S3, As2Se3, As2Te/As-Te 등을 사용하여도 무방한다.
제 2(c) 도와같이 패턴마스크를 이용하여 노광하며 빛을 받은 상층 레지스트 부분은 포토-도핑(photodoping)이 일어나서 As2Se(7) 층의 Ag가 아래층의 GexSe1-x층으로 이용하여 Ag+이온이 GexSe1-x막의 전자속으로 트립(Trap)된다. 즉 제 3 도와 같이 빛이 주사된 상층 레지스트에서는
hv→e-+h+
2h++Ag2Se→2Ag++Se.......................................(1)
식(1)과같이 Ag가 아래층의 GexSe1-x층으로 이동하여 Ag+이온이 트립된다.
따라서 제 2(d) 도와같이 노광된 부위를 상층 레지스트(9)가 제거되고 남아 있는 상기 레지스트(9)를 마스크로 이용하여 중간층(3)과 저층 레지스트(2)을 식각한다. 그리고 제 2(e) 도와같이 상층 레지스트(9)를 제거한다.
제거방법은 As2Se(7)를 NHo3-Hcl-H2o의 화합물등의 ACID용액을 사용하여 제거하는데 Ag만 제거되고 Se는 남아 있어서 GexSe1-x(6) 및 남아있는 Se는 알카라인(ALKALINE) 용액 또는 CF4, CHF3, SF6등이 가스를 이용하여 제거한다.
이상에서 설명한 바와 같이 본 발명의 MLR에칭방법에 있어서는 CD 바이어스가 안정적으로 FI 에치에서도 동일상태를 유지할 수 있고, 폴리머 생성이 줄어들어 미소부하효과가 감소하며, Ag+이온의 포토-도핑으로 패터닝함으로써 모서리부분이 날카롭게 정의되어 패턴이 정확하게 되는등의 효과가 있다.
Claims (4)
- 반도체 기판(1)에 저층 레지스트(2), 중간층(3)을 차례로 형성하는 제 1 공정과, 중간층(3) 위에 GexSe1-x(6)와 Ag2Se(7)를 적층하여 상층 레지스트(9)를 형성하는 제 2 공정과, 패턴마스크를 이용, 노광형 상층 레지스트(9)를 패터닝하는 제 3 공정과, 패터닝된 상층 레지스트(9)를 마스크로 이용하여 중간층(3)과 저층 레지스트(2)을 식각하는 제 4 공정과, GexSe(7)와 GexSe1-x(6)를 식각하는 제 5 공정을 포함하여 이루어짐을 특징으로 하는 다층레벨 레지스트의 에칭방법.
- 제 1 항에 있어서, 상층 레지스트(9)로 Ag2Se/GexSe1-x 대신 Ag2S/As2S3, As2Se3, As2Te/As-Te 중 하나를 선택하여 형성함을 특징으로하는 다층레벨 레지스트의 에칭방법.
- 제 1 항에 있어서, GexSe1-x(6)의 두께를 2000~3000Å으로 하고 Ag2Se(7)의 두께를 500Å미만으로 형성함을 특징으로 하는 다층레벨 레지스트의 에칭방법.
- 제 1 항에 있어서, 제 5 공정의 상층 레지스트(9) 제거방법은 HNo3-Hcl-H2o의 화합물로 Ag2Se(7)의 Ag성분을 제거하고 남아있는 Se와 GexSe1-x(6)를 알카라인 용액 또는 CF4, CHF3, SF6중 하나를 선택하여 식각함을 특징으로하는 다층레벨 레지스트의 에칭방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021764A KR950011171B1 (ko) | 1992-11-19 | 1992-11-19 | 다층레벨 레지스트의 에칭방법 |
| US08/145,865 US5376227A (en) | 1992-11-12 | 1993-11-01 | Multilevel resist process |
| DE4338778A DE4338778C2 (de) | 1992-11-12 | 1993-11-12 | Mehrschicht-Resistverfahren zum Herstellen eines MLR-Musters |
| JP5306131A JPH0774087A (ja) | 1992-11-12 | 1993-11-12 | Ｍｌｒパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920021764A KR950011171B1 (ko) | 1992-11-19 | 1992-11-19 | 다층레벨 레지스트의 에칭방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012537A KR940012537A (ko) | 1994-06-23 |
| KR950011171B1 true KR950011171B1 (ko) | 1995-09-28 |
Family
ID=19343429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920021764A KR950011171B1 (ko) | 1992-11-12 | 1992-11-19 | 다층레벨 레지스트의 에칭방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950011171B1 (ko) |
-
1992
- 1992-11-19 KR KR1019920021764A patent/KR950011171B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012537A (ko) | 1994-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| JP3361918B2 (ja) | 半導体集積回路装置の微細ホールの形成方法 | |
| KR20000022632A (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
| US5160404A (en) | Method of removing a patterned multilevel resist from a surface layer on a substrate | |
| EP0604054B1 (en) | Electron beam lithography with reduced charging effects | |
| KR950011171B1 (ko) | 다층레벨 레지스트의 에칭방법 | |
| KR20010017560A (ko) | 이중 다마신 구조 형성 방법 | |
| US5376227A (en) | Multilevel resist process | |
| KR100328448B1 (ko) | 반도체 소자의 위상반전 마스크 제조방법 | |
| JPS6227384B2 (ko) | ||
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| CN111834201A (zh) | 半导体工艺方法 | |
| KR980011726A (ko) | 패턴 형성방법 | |
| KR100333665B1 (ko) | 네가티브 포토레지스트를 이용하여 스컴을 방지한 반도체 소자 제조방법 | |
| KR0140846B1 (ko) | 레이저 다이오드의 그레이팅 형성을 위한 습식 식각 방법 | |
| KR950014945B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| JPH05206085A (ja) | 微細パターンの形成方法 | |
| KR20000037885A (ko) | 미세패턴 형성 방법 | |
| KR100510616B1 (ko) | 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100244304B1 (ko) | 위상 반전 마스크 제조방법 | |
| KR19980060617A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR20070021506A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |